数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 4 |主题: 31036|排名: 59

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 450 451 452 453454455 456 457 ... 887 / 887 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 请教Spartan6 FPGA Vcco供电顺序问题	realhui 2014-7-26	02097	realhui 2014-7-26 17:12
[原创] 特权同学倾情奉献9G海量FPGA学习资料	rousong1989 2014-7-25	12317	douwangdiaole 2014-7-26 10:53
【灰原哀】MicroZed开发实录-[2]Linux开机测试~!	huiyuanai3 2014-6-16	12961	liubenyuan 2014-7-26 09:31
[原创] 基于FPGA的高速LVDS数据传输	axpro 2014-7-25	02062	axpro 2014-7-25 21:56
[原创] Serial RapidIO接口DMA数据传输	axpro 2014-7-25	02092	axpro 2014-7-25 21:54
[求助] 求大神给点指导，关于FPGA引脚的	guodaqn 2014-7-24	42586	guodaqn 2014-7-25 18:41
[求助] 在什么地方下载ddr3的仿真模型 behavior model	tomzhuo 2014-7-25	12753	haitaox 2014-7-25 18:20
[求助] 求modelsim软件，windows32位的	四毛 2014-7-25	01649	四毛 2014-7-25 16:02
[求助] Verilong 做FAT32的文件系统	Colin160 2011-7-5	76389	wenshajava 2014-7-25 15:23
[求助] xilinx fpga配置prom选型问题	山水无动 2014-7-25	12616	gygyg 2014-7-25 14:20
[求助] 请问Virtex-6的clock gating怎么实现？	ttxs2009 2014-7-25	11907	orlye 2014-7-25 13:03
[求助] RNRZ_L码是如何编码的？	fascinate_lyd98 2014-7-25	02513	fascinate_lyd98 2014-7-25 11:26
[求助] 请问 vhdl程序中是不是std_logic_signed和std_logic_unsigned这两个包只能包含一个？	monchy 2012-10-23	68203	chenhuiwhut 2014-7-25 09:03
[求助] 源程序实体和testbench的COMPONENT不匹配	AD677 2014-7-17	44211	chenhuiwhut 2014-7-25 08:53
[求助] FPGA使用Timequest分析PLL时钟出现问题，求大神啊 ...2	larlyii 2012-1-6	119045	3008202060 2014-7-24 20:24
[求助] Critical Warning (332148): Timing requirements not met	3008202060 2014-7-24	03939	3008202060 2014-7-24 17:23
[求助] 求教！xilinx仿真器下载问题！	dyingbt 2012-8-24	13689	weihuahua123 2014-7-24 16:15
[求助] synplify综合，怎么可以不会综合处inout类型	nerissa.du 2014-7-24	11654	eaglelsb 2014-7-24 15:56
[求助] VHDL综合后的数据类型变化问题	AD677 2014-7-23	32611	eaglelsb 2014-7-24 15:54
[原创] 三速以太网（Triple Speed Ethernet）外部PHY88E1111Auto Negotiation运行问题	xianwhj 2012-3-23	911578	koufen_xue 2014-7-24 15:02
[讨论] synplify 安装使用	fanny_haiyun 2014-7-24	11775	yuanjundai 2014-7-24 14:26
[求助] 如何消除加法进位产生的延迟啊	y456321 2014-7-23	64432	haitaox 2014-7-24 12:33
[求助] ddr2中的mask data怎么理解	wlyj000 2012-9-17	313445	wgej1987 2014-7-24 11:14
[求助] 小白求救，关于Quartus的waring（10240）	灯火阑珊的天 2014-7-23	14082	DOIC 2014-7-24 11:06
[求助] i2c总线传输速率不同时如何区别的	bandit 2010-5-28	26221	hnulht633 2014-7-24 10:19
我们讨论一下I2C的实际应用吧。 ...2 3	一声叹息 2003-10-27	2011141	hnulht633 2014-7-24 10:09
[原创] 初来炸到，多多包含	yueyuan2003 2014-7-24	01516	yueyuan2003 2014-7-24 00:34
[求助] formality验证显示Aborted hard (too complex),怎么解决？	desertpoplar 2014-7-23	13472	orlye 2014-7-23 21:26
[求助] EDK自定义IP核，黑盒，在逻辑中用ISE的FIFO，如何在PlanAHead下综合 ...2	xushuai_hit53 2014-3-20	115783	xushuai_hit53 2014-7-23 17:39
[求助] 请问SPARTAN3系列FPGA能内部生成时钟吗？	xyx_xt 2014-7-21	52300	chencsw 2014-7-23 16:22
[求助] DDR2ip核中的输出时钟phy_clk问题	jin_pos 2014-7-23	01908	jin_pos 2014-7-23 13:36
[求助] PCIE问题请教	a290727130 2014-7-22	32496	niulinux 2014-7-22 22:49
[原创] 请教pin脚pullup的指定方法	atlandis 2014-7-22	42573	atlandis 2014-7-22 18:30
[原创] 第一次发贴verilog-洗衣机控制	新嘴小王安子 2014-7-22	02145	新嘴小王安子 2014-7-22 13:28
[原创] FPGA的时序问题	hba24 2014-7-18	83043	Schweinshaxen 2014-7-22 13:28

1 ... 450 451 452 453454455 456 457 ... 887 / 887 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 4 |主题: 31036|排名: 59

快速发帖

浏览过的版块

站长推荐 /2