EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31184|排名: 7

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 452 453 454 455456457 458 459 ... 891 / 891 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[资料] 数字通讯方面的书	kevinliang40 2010-8-13	32788	yjr12925 2014-8-10 14:02
[资料] ModelSim简单视频 ...2	A1985 2010-5-7	154896	yjr12925 2014-8-10 13:56
[求助] HSPICE 200909 用的什么工艺库	czd 2014-7-12	32320	czd 2014-8-10 12:06
[求助] 时序约束	fanny_haiyun 2014-8-8	11984	HADIST 2014-8-10 10:17
[求助] LVDS与TTL转换	3008202060 2014-8-4	24738	3008202060 2014-8-10 10:06
[其它] 出售DE2-115	dg明天 2014-8-9	02278	dg明天 2014-8-9 23:48
[求助] 导师叫我做一个算法做成FPGA，用什么语言做算法仿真比较好呢？	generalsec 2014-8-9	12667	ran_newstar 2014-8-9 23:16
[原创] px做功耗分析	eguang190 2014-8-9	01719	eguang190 2014-8-9 18:28
[原创] 赛灵思spartan6 xc6slx100 DDR2仿真问题	beandycw@gmail. 2014-8-8	22374	beandycw@gmail. 2014-8-9 13:25
[原创] 亚稳态有哪些解决办法 ...2	shufeng123 2011-3-18	1210943	nwpuxiaobing 2014-8-8 23:26
[求助] Xilinx的DDR3的IP核里的输出信号为什么都用SERDES来驱动？	HADIST 2014-8-8	02209	HADIST 2014-8-8 22:43
Linux系统下获取代码运行时间的方法	vvzvv 2014-6-13	34351	liubenyuan 2014-8-8 22:26
[求助] 寻VME的IP核。	xianrenwang 2014-7-14	12326	xianrenwang 2014-8-8 18:49
关于Prime Time的几个问题！望大侠不吝赐教！：）	东方之子yj 2008-3-31	97768	liyanyu_1987 2014-8-8 17:31
[求助] 关于APB与AHB的问题	kuailexiari 2014-8-7	23583	zzbook 2014-8-8 09:52
[求助] 流水线FFT	我是京剧 2014-8-5	12289	我是京剧 2014-8-8 09:16
[求助] 关于静态时序分析的问题 ...2	kuloloo 2010-7-13	166511	fanghappy 2014-8-8 08:50
[求助] 有人写过bmm文件，用过data2mem工具吗 ...2	daxuelangren 2012-6-19	1711232	FPGA工程者 2014-8-7 18:51
[求助] 如何控制FPGA对DDR3进行读写操作？	afkk 2014-8-7	02485	afkk 2014-8-7 18:18
[求助] PCIE 流量控制！！	iter_1 2014-8-4	95696	212dahai 2014-8-7 18:17
[求助] 求助：synopsys功耗分析和优化软件有哪些	荆棘鸟OO 2013-10-29	33748	eguang190 2014-8-7 16:46
[原创] [原创] cavlc的硬件实现	eebinqiu 2011-10-15	54873	zgsh666 2014-8-7 15:13
[求助] quartus和ISE开始支持systemverilog了吗？	wodish 2012-5-14	85298	心灵失格 2014-8-7 14:59
[求助] 关于fdatool里的density factor? ...2	110500623 2010-7-1	1016081	spadeace678 2014-8-7 13:14
[求助] VHDL程序编译报错	一大块士力架 2014-7-30	43015	一大块士力架 2014-8-7 09:40
[求助] 谁知道怎么评估一个项目可能占用的资源数？	newoutst 2014-8-6	32547	haitaox 2014-8-7 09:37
[求助] verilog模块设计 ...2	huaxudie 2014-8-4	145815	huaxudie 2014-8-7 09:32
[求助] verilog模块设计	huaxudie 2014-8-4	52980	huaxudie 2014-8-7 09:26
[求助] Xilinx家的工具是不是都不会分析recovery和removel的时序？	prototyping 2014-8-5	22327	prototyping 2014-8-6 21:30
[原创] 国内有量产的CPLD/FPGA吗及配套软件	sjzdzzgc 2014-8-4	22889	arccosx 2014-8-6 19:46
[求助] 请问VCS能否自动生成testbench	zzzero 2014-8-6	01941	zzzero 2014-8-6 16:29
[求助] Verilog中什么时候定义宏，什么时候定义parameter呢？	newoutst 2014-8-4	52746	liangyi790328_8 2014-8-6 16:19
[招聘] 【招聘】西安世界500强招聘FPGA开发、验证工程师	blisy 2014-7-31	73285	liangyi790328_8 2014-8-6 16:17
[求助] 关于算法到 FPGA	newoutst 2014-8-1	42699	cqxiaohei 2014-8-6 11:18
[求助] verlog顶层调用子模块vhdl的信号 - [悬赏 1 信元资产]	fengzhepianzhou 2014-8-6	02052	fengzhepianzhou 2014-8-6 10:06

1 ... 452 453 454 455456457 458 459 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31184|排名: 7

快速发帖

站长推荐 /1