数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 4 |主题: 31036|排名: 59

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 453 454 455 456457458 459 460 ... 887 / 887 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[原创] 至芯科技 ZX_2 FPGA开发板原创教程之PS2接口	1985yl 2014-6-11	11782	a304120 2014-7-12 10:10
[原创] ZX-2开发板规格书	1985yl 2014-6-13	12166	a304120 2014-7-12 09:57
[求助] 想学FPGA就是有点呆	15829023536 2014-6-12	93107	a304120 2014-7-12 09:54
[讨论] 想学验证	hawei7 2014-6-24	22264	a304120 2014-7-12 09:51
[求助] 同一个bit文件下到不同板子里，信号质量就不一样，怎么回事	shine_hh 2014-7-3	63568	a304120 2014-7-12 09:36
[求助] 请教一个FPGA的问题。	wjk2009 2014-7-5	62547	wjk2009 2014-7-11 23:43
[求助] verilog端口声明可不可以这样写？	智乐 2014-7-9	53104	haitaox 2014-7-11 22:28
[求助] 在verilog中如何对数据某一位赋值	herway99 2014-7-10	511880	haitaox 2014-7-11 22:26
[求助] VCS问题请教	dyfd1219 2014-7-7	12560	a304120 2014-7-11 19:18
[求助] Modelsim仿真Altera ip核	Rokeen 2014-7-11	01959	Rokeen 2014-7-11 10:22
[求助] 一个说fpga几百万门，代表什么意思，fpga不是由lut和其他一起逻辑组成的吗？	iter_1 2014-7-10	26380	yadog 2014-7-11 09:46
[求助] ISE 可用IP核好少，请点进来，谢谢！	iter_1 2014-7-10	42399	yadog 2014-7-11 09:41
[求助] Verilog里面pulldown怎么使用？	441307320 2014-6-30	84967	441307320 2014-7-10 23:16
[IC经典]Cadence Ambit user guide	leonwenli 2008-3-30	11765	zrzf23 2014-7-10 22:00
[求助] Xinlinx 布局布线时（place and route）出现 1 signals are not completely routed	sober 2013-6-5	613476	atlandis 2014-7-10 20:55
[求助] 码流Ｂｉｔ－Ｓｔｒｅａｍ接收的本地ｃｌｏｃｋ的问题？	sunjianhui 2014-7-10	02077	sunjianhui 2014-7-10 15:38
[求助] 跪求Virtex-5 ml50x的LCD驱动的Verilog code。	boruili 2013-8-9	12867	ljb 2014-7-10 13:48
[求助] 用其他Flash而非CF卡能实现基于system ace 的动态自重构吗？	windyfuzibuaa 2013-7-30	93139	gossipdj 2014-7-10 10:08
[求助] 时序仿真中，异步信号进入后一旦亚稳态，就一直亚稳态！	qiaokuangyi 2014-3-15	32981	qiaokuangyi 2014-7-10 10:04
[讨论] FPGA工程师的核心竞争力在哪里？ ...2 3 4	jasonhzl 2014-5-28	3210921	xiaopingtan 2014-7-10 09:18
[求助] 关于VGA接口同步信号问题	longxianjie 2014-7-6	15768	iwantto 2014-7-10 09:08
[求助] 做NIOS II 时代码的存储问题请教	djqlyy 2014-7-10	01808	djqlyy 2014-7-10 08:22
[原创] 在EDK中实现OV7670的图像显示的设计	freehardman 2014-4-17	43549	freehardman 2014-7-9 18:02
[讨论] 关于xilinx 的zynq中A9	yhcjfkc 2014-7-9	12311	yhcjfkc 2014-7-9 17:22
[求助] 【请教】零基础学FPGA从哪儿开始？	miao2012 2014-6-23	73371	lxt1020 2014-7-9 15:30
[求助] modelsim仿真DCM问题 ...2	cdyywz 2010-8-10	1410139	lxt1020 2014-7-9 15:22
[求助] FPGA程序下载问题	sgg19964 2014-7-9	12879	sgg19964 2014-7-9 15:18
[求助] 关于verilog综合的问题	arch_devil 2014-7-7	12381	orlye 2014-7-9 12:56
[原创] WIN7下安装QUARTUS II 9.0和modelsim 6.4a的经验	hurwitz 2014-7-9	03018	hurwitz 2014-7-9 11:25
[求助] catapult c语言转换verilog出错	iknowzxc 2014-7-7	72604	iknowzxc 2014-7-9 06:48
[求助] 关于SDRAM的页读写操作问题	y456321 2014-7-7	32320	y456321 2014-7-8 23:39
[原创] spartan3AN使用iSF的multiboot疑问	xingchen112 2014-7-8	01917	xingchen112 2014-7-8 22:39
[讨论] ISE14.6 XILINX CPLD综合的时候FIT出现警告，不能找到ISE项目库，详细信息如下：	manyou 2014-7-7	13036	xianrenwang 2014-7-8 22:33
[求助] WinpCap接收数据出问题	shenqixian 2014-7-6	12480	xianrenwang 2014-7-8 22:33
[求助] 求助，ISE编译完成后，implement还是显示问号怎么办 ...2	fascinate_lyd98 2014-7-5	138444	fascinate_lyd98 2014-7-8 22:03

1 ... 453 454 455 456457458 459 460 ... 887 / 887 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 4 |主题: 31036|排名: 59

快速发帖

浏览过的版块

站长推荐 /2