fpga面试问题求助

fanghappy · 发表于 2014-8-27 21:29:43

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

今天去面试，面试官提问的问题有两个答不上来，求助大家的力量解答一下。1：在FPGA中什么是系统同步什么是源同步，以前在进行时序约束的时候看到过这两个选项，当时直接选得是源同步，但是不知道原因，今天别面试了就想好好学习一下。
2：fpga为什么要进行时序约束，比如一个约束时钟是100M，有可能120M也能运行，问的是为什么约束成100M。

qinglinwu · 发表于 2014-8-27 22:40:01

这个不是很懂的啊

qinglinwu · 发表于 2014-8-27 22:40:44

希望有人可以帮到你啊

jj_jayle · 发表于 2014-8-28 08:30:56

个人浅见
1. 源同步个人感觉是针对输入数据和时钟的同步关系而言，系统同步是FPGA内部的逻辑同步关系
2. 如果100M的约束可以满足系统的运行要求，就没有必要设定更高的约束，这样只会增加布线和布局的难度，可能对其他逻辑产生不好的影响。

sonson2008 · 发表于 2014-8-28 09:19:14

系统同步：两片IC之间进行通信时，使用一个共用时钟，用于数据发送和接收。
源同步：两个IC间进行通信时，发送IC生成一个伴随发送数据的时钟信号。接收IC利用该转
发时钟进行数据接收。
转发时钟：转发时钟（cf）或时钟转发是用于源同步的另一个技术术语。

goswami · 发表于 2014-8-28 10:39:04

不考虑时钟布线带来的skew，应用到整个系统中的时钟，就是系统时钟
与数据同时传输，在近似同等条件下传输到接收端的时钟就是源同步时钟，ddr 就是源同步

看Timme的1066 DDR phy设计那个帖子， Timme就应用了源同步的原理进行设计的

jj_jayle · 发表于 2014-8-28 11:48:27

不考虑时钟布线带来的skew，应用到整个系统中的时钟，就是系统时钟
与数据同时传输，在近似同等条件下传输 ...
goswami 发表于 2014-8-28 10:39

登录/注册后可看大图

学习了

hfyfpga · 发表于 2014-8-28 11:54:58

回复 6# goswami

感觉有道理，学习了

Robinchungg · 发表于 2014-8-29 16:02:50

学习了

taocy08 · 发表于 2014-8-29 16:19:29

学习啦！

[求助] fpga面试问题求助

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2