在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2545|回复: 1

[求助] 面试被问到FPGA设计仿真中有没有考虑到信号完备性?请问这是什么意思?

[复制链接]
发表于 2016-9-9 20:43:46 | 显示全部楼层 |阅读模式
1资产
面试被问到FPGA设计仿真中有没有考虑到信号完备性?请问这是什么意思?,后面面试官解释说,比如代码里面有很多if  else,你是怎样进行考虑的

发表于 2016-9-11 19:30:34 | 显示全部楼层
设计时考虑完备性:if记得跟else,case记得跟default仿真时考虑完备性:测试信号随机性强并且测试足够长时间,逐层覆盖所有if...else...条件,着重测试边界条件以及错误状态。
(个人理解,请大神补充指正)
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 05:19 , Processed in 0.014078 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表