EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31184|排名: 7

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 454 455 456 457458459 460 461 ... 891 / 891 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] chipscope影响布局布线，会不会影响逻辑功能	yujiexie 2013-5-9	97983	lianggui5 2014-7-29 22:08
[求助] verilog代码里“：”的用法（已解决）	linghuqiubai 2014-7-29	12079	linghuqiubai 2014-7-29 15:05
[求助] 并联两个DCM时出现的问题	y456321 2014-7-27	63006	y456321 2014-7-29 13:52
[求助] Altera PLL核不工作	csuly 2012-6-24	85747	林间醉梦 2014-7-29 10:37
[求助] verilog的函数体中可以调用实例吗？	unionten 2014-7-28	52911	unionten 2014-7-28 21:06
[求助] Verilog中括号用法	风展位 2014-7-26	89224	我不懂我不懂 2014-7-28 20:51
推荐个很不错的IC设计交流群 87511245	IC1234 2009-9-1	52588	IC1234 2014-7-28 16:11
[原创] 请教perl语法	atlandis 2014-7-25	62857	atlandis 2014-7-28 15:59
[求助] ISE模块无法置顶，谁遇到过？	unionten 2014-7-28	11771	unionten 2014-7-28 13:41
[求助] Xilinx的单端时钟输入是否一定要从P端输入？	老阮 2014-7-27	43335	老阮 2014-7-28 12:22
[求助] quartus中的建立时间保持时间slack为负	kaiseradler 2012-11-20	14736	3008202060 2014-7-28 11:24
[求助] 如何使用两个DCM的问题	y456321 2014-7-22	74247	haitaox 2014-7-28 09:10
[求助] 请问PCIE中，读请求中的Last DW BE和First DW BE有什么作用呢？	prototyping 2014-7-27	13419	HADIST 2014-7-28 08:23
[求助] ise综合edf文件？？ ...2	chanon 2011-2-24	1111688	lujigua 2014-7-27 23:27
[求助] 学习	fky490903 2014-7-25	41780	fky490903 2014-7-27 16:34
[求助] 请教一下厂商的SDR仿真模型一般都从哪下载	philerpeng 2014-6-17	32693	jnsxkqz 2014-7-26 18:13
[原创] SMA2SATA、PCIe2SATA转换模块(也有叫：Sata Test Fixtures)	zzkjliu 2014-7-26	03346	zzkjliu 2014-7-26 17:36
[求助] 请教Spartan6 FPGA Vcco供电顺序问题	realhui 2014-7-26	02131	realhui 2014-7-26 17:12
[原创] 特权同学倾情奉献9G海量FPGA学习资料	rousong1989 2014-7-25	12449	douwangdiaole 2014-7-26 10:53
【灰原哀】MicroZed开发实录-[2]Linux开机测试~!	huiyuanai3 2014-6-16	13219	liubenyuan 2014-7-26 09:31
[原创] 基于FPGA的高速LVDS数据传输	axpro 2014-7-25	02216	axpro 2014-7-25 21:56
[原创] Serial RapidIO接口DMA数据传输	axpro 2014-7-25	02233	axpro 2014-7-25 21:54
[求助] 求大神给点指导，关于FPGA引脚的	guodaqn 2014-7-24	42803	guodaqn 2014-7-25 18:41
[求助] 在什么地方下载ddr3的仿真模型 behavior model	tomzhuo 2014-7-25	12899	haitaox 2014-7-25 18:20
[求助] 求modelsim软件，windows32位的	四毛 2014-7-25	01731	四毛 2014-7-25 16:02
[求助] Verilong 做FAT32的文件系统	Colin160 2011-7-5	76753	wenshajava 2014-7-25 15:23
[求助] xilinx fpga配置prom选型问题	山水无动 2014-7-25	12816	gygyg 2014-7-25 14:20
[求助] 请问Virtex-6的clock gating怎么实现？	ttxs2009 2014-7-25	12060	orlye 2014-7-25 13:03
[求助] RNRZ_L码是如何编码的？	fascinate_lyd98 2014-7-25	02627	fascinate_lyd98 2014-7-25 11:26
[求助] 请问 vhdl程序中是不是std_logic_signed和std_logic_unsigned这两个包只能包含一个？	monchy 2012-10-23	68408	chenhuiwhut 2014-7-25 09:03
[求助] 源程序实体和testbench的COMPONENT不匹配	AD677 2014-7-17	44409	chenhuiwhut 2014-7-25 08:53
[求助] FPGA使用Timequest分析PLL时钟出现问题，求大神啊 ...2	larlyii 2012-1-6	119476	3008202060 2014-7-24 20:24
[求助] Critical Warning (332148): Timing requirements not met	3008202060 2014-7-24	04093	3008202060 2014-7-24 17:23
[求助] 求教！xilinx仿真器下载问题！	dyingbt 2012-8-24	13923	weihuahua123 2014-7-24 16:15
[求助] synplify综合，怎么可以不会综合处inout类型	nerissa.du 2014-7-24	11688	eaglelsb 2014-7-24 15:56

1 ... 454 455 456 457458459 460 461 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31184|排名: 7

快速发帖

浏览过的版块

站长推荐 /1