EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31145|排名: 13

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 454 455 456 457458459 460 461 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 小白求救，关于Quartus的waring（10240）	灯火阑珊的天 2014-7-23	14202	DOIC 2014-7-24 11:06
[求助] i2c总线传输速率不同时如何区别的	bandit 2010-5-28	26365	hnulht633 2014-7-24 10:19
我们讨论一下I2C的实际应用吧。 ...2 3	一声叹息 2003-10-27	2011396	hnulht633 2014-7-24 10:09
[原创] 初来炸到，多多包含	yueyuan2003 2014-7-24	01552	yueyuan2003 2014-7-24 00:34
[求助] formality验证显示Aborted hard (too complex),怎么解决？	desertpoplar 2014-7-23	13655	orlye 2014-7-23 21:26
[求助] EDK自定义IP核，黑盒，在逻辑中用ISE的FIFO，如何在PlanAHead下综合 ...2	xushuai_hit53 2014-3-20	116106	xushuai_hit53 2014-7-23 17:39
[求助] 请问SPARTAN3系列FPGA能内部生成时钟吗？	xyx_xt 2014-7-21	52425	chencsw 2014-7-23 16:22
[求助] DDR2ip核中的输出时钟phy_clk问题	jin_pos 2014-7-23	01961	jin_pos 2014-7-23 13:36
[求助] PCIE问题请教	a290727130 2014-7-22	32664	niulinux 2014-7-22 22:49
[原创] 请教pin脚pullup的指定方法	atlandis 2014-7-22	42707	atlandis 2014-7-22 18:30
[原创] 第一次发贴verilog-洗衣机控制	新嘴小王安子 2014-7-22	02277	新嘴小王安子 2014-7-22 13:28
[原创] FPGA的时序问题	hba24 2014-7-18	83161	Schweinshaxen 2014-7-22 13:28
[求助] 如何约束DCM的位置	y456321 2014-7-20	32234	iidestiny 2014-7-22 13:15
[求助] linux上的questasim如何加载外部的.so文件	飞扬紫百合 2014-7-22	01534	飞扬紫百合 2014-7-22 10:05
[求助] xilinx verilog 编写IIC程序，从机TCA6416APW,求高手指导	wangliang724 2013-9-12	74169	nuc_nuc 2014-7-22 09:46
[求助] 关于IIC通用读写程序问题 ...2	wangxia6112 2010-8-13	117866	nuc_nuc 2014-7-22 09:41
[求助] 请教关于FPGA时序约束的问题	squirrel_216 2014-7-22	12142	Timme 2014-7-22 00:16
[求助] 求助，很简单的问题，大家一定帮帮忙	付明浩 2014-7-18	22793	付明浩 2014-7-21 21:25
[求助] mega_ramq.exe停止工作？	wh_liu 2014-7-21	02732	wh_liu 2014-7-21 20:44
[求助] 关于 ddr3 控制问题	风云猪猪 2014-4-21	12588	tianhaibo7 2014-7-21 19:49
[求助] ISE能针对xilinx7系列FPGA编程吗？	zhuyuefeng2009 2014-7-21	01237	zhuyuefeng2009 2014-7-21 19:23
[求助] fpga异构可重配置是否有实用价值？	wodish 2012-5-22	32547	choplin 2014-7-21 15:28
[求助] 关于部分可重配置问题	110500623 2014-1-19	12479	choplin 2014-7-21 15:19
[讨论] Tabula 公司和 Achronix 的 fpga 有何特別之處?? ...2	andy2000a 2013-2-19	108516	chinafpga 2014-7-21 14:17
[求助] modelsim的版本问题请教	arccosx 2014-7-7	32577	sasso 2014-7-21 12:56
[原创] UART采样时钟精度为正负15%，有可能工作么？ ...2	atlandis 2013-7-17	136591	sasso 2014-7-21 12:52
[求助] matlab2012b 安装SystemGenerator 出现问题	yintengfei 2013-10-13	57618	sasso 2014-7-21 12:51
[求助] transistor级verilog如何仿真？	arch_devil 2014-7-9	32306	sasso 2014-7-21 12:48
[求助] 主机上的pcie插卡设备	littlecp3 2014-7-7	74320	sasso 2014-7-21 12:36
[求助] modelsim求助模块的调用	fdco 2014-1-4	22888	haitaox 2014-7-20 20:44
[求助] 请教：大家在设计复位电路时，都是怎么设计的？（ASIC除外，指FPGA） ...2	半机器蔡 2014-7-16	135515	everhappy 2014-7-20 10:36
[求助] verilog代码怎么实现跳出循环回到等待状态	cxhy 2014-7-17	87022	lovencm 2014-7-19 21:35
【高手请进】：LDV51在linux环境下安装的问题	wxxhn 2009-8-28	12134	zrzf23 2014-7-19 14:08
[求助] vivado 综合参数修改问题咨询	lipan6126 2014-7-19	02831	lipan6126 2014-7-19 07:36
[求助] 用spectreVerilog做数模混仿怎么设置timescale ？	云中鹤叉 2013-3-26	22837	sasso 2014-7-19 02:27

1 ... 454 455 456 457458459 460 461 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31145|排名: 13

快速发帖

浏览过的版块

站长推荐 /1