spartan-3E最大时钟频率

zhoushen_kr · 发表于 2014-7-8 15:40:08

您需要登录才可以下载或查看，没有账号？注册

x

之前用过xilinx系列FPGA的Xc3s500e，理论上可达到200M，实际中只有100MHz左右，现在设计新的板子，需要150M的时钟，问问大家能否通过优化程序而达到要求，或者有什么别的办法

schottky163 · 发表于 2014-7-8 17:02:53

其实能上多大频率要看你代码风格是不是好。简单说就是pipeline能否精确到single clock对齐。如果做的好，cyclone3级别的芯片也可以跑到400M。

pornanier · 发表于 2014-7-8 20:54:43

同样是设计师，差距怎么怎么大呢，我等只能做到200MHz菜鸟，情何以堪？

zhoushen_kr · 发表于 2014-7-12 10:44:57

回复 3# pornanier

你用的是什么芯片，能到200M?

zhoushen_kr · 发表于 2014-7-12 10:49:37

回复 2# schottky163

那如果所有进程都是在同一始终的某个沿（如上升沿）触发，那是不是精确到单个时钟？

pornanier · 发表于 2014-7-13 15:03:53

回复 4# zhoushen_kr

这个什么芯片关系不是很大，0.35us以后工艺的FPGA芯片都可以达到200MHz。

pornanier · 发表于 2014-7-13 15:04:43

回复 4# zhoushen_kr

这个什么芯片关系不是很大，0.35us以后工艺的FPGA芯片都可以达到200MHz。

pornanier · 发表于 2014-7-13 15:04:43

回复 4# zhoushen_kr

这个什么芯片关系不是很大，0.35us以后工艺的FPGA芯片都可以达到200MHz。

pornanier · 发表于 2014-7-13 15:06:09

回复 4# zhoushen_kr

这个什么芯片关系不是很大，0.35us以后工艺的FPGA芯片都可以达到200MHz。

zhoushen_kr · 发表于 2014-7-23 17:07:31

回复 9# pornanier

0.35um?这是什么概念，现在不都是几十nm级了吗

[求助] spartan-3E最大时钟频率