在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2922|回复: 2

[求助] DC中为什么关键路径的slack为正还会有violation?

[复制链接]
发表于 2011-9-16 08:01:03 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位兄弟姐妹,RT,我用DC综合的时候,用report_timing的命令来看关键路径发现slack是正值,可是我发现还会有一些violation存在,这个我就不明白了,这样算是通过了吗?请明白人给予指点,谢谢!
发表于 2011-9-16 09:57:02 | 显示全部楼层
關於violation存在,可能不只timing violation
有可能是design rule violation
建議您可以試試看 report_constraints -all_violation看看所有的rule
发表于 2014-8-23 11:05:35 | 显示全部楼层
楼上的,你好,我用DC进行数字滤波器的综合,时序方面都MET,但是design rule violation了,可能是我的数字滤波器比较庞大,怎么都修不了,无奈直接进入APR了,不知道可不可以?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 07:38 , Processed in 0.018216 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表