最近做一个项目,由于频率比较低才400k,建立时间没有任何问题,主要是hold time,我想要把hold time的slack做大,那么在开始的时候把能不能把hold time uncertainty设大点,比如说由0.3变成1。
这样即使是在signoff的时候 hold time slack为负值,比如-0.1,这样芯片也能过,不知道这样的想法对不对,求指教。
判断芯片hold time的时序通过与否只能看hold time slack ?还是需要看hold time slack +hold time uncertainty?
恩,谢谢版主的回答,那如果说我要判断signoff的hold time是否能够过,是看hold time slack,还是也要看hold time uncertainty。假设那时的hold time uncertainty为 0.3,hold time slack为-0.05,我这样的设计能不能过呢?