在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4508|回复: 6

[求助] DC中clock_uncertainty与CTS之前clock_uncertainty的关系

[复制链接]
发表于 2016-9-29 12:40:31 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 1027199631 于 2016-9-29 22:04 编辑

[size=18.6667px]理论上:DC中clock_uncertainty=jitter+skew+margin,在CTS阶段的uncertainty=jitter+margin,所以CTS阶段的clock_uncertainty的值比DC阶段的要小。但在实践过程中我是这样做的:[size=18.6667px]DC中的uncertainty为1ns,ICC后第1次导出netlist,抽取寄生参数进行STA分析时,hold violation数目多且总的hold violation达到1000多ns,最大的hold violation为-2.13ns但数量只有5个。因此,我在CTS之前将[size=18.6667px]clock_uncertainty设置为2ns,CTS之后进行clock_opt -fix_hold_all_clocks -only_hold_time来修复hold,这样做虽然会增加gate area但不会增加我整体design的area,再次进行STA分析时,hold violation大大减小了。问:我这种方法是否可行?
 楼主| 发表于 2016-9-29 22:04:44 | 显示全部楼层
顶顶顶
发表于 2016-9-30 09:56:03 | 显示全部楼层
那就是證明你用一大堆 hold time buffer 解了 hold time violation, 時鐘頻率長沒差, 若短不一定行得通.
 楼主| 发表于 2016-9-30 12:47:15 | 显示全部楼层
回复 3# kevin9133023


   10M的时钟频率,setup余量很多很多
发表于 2016-10-9 09:27:25 | 显示全部楼层
hold violation多半是skew没有调好吧,看你的速度虽然不快,但是uncertainty 2ns有点大
 楼主| 发表于 2016-10-9 12:10:03 | 显示全部楼层
本帖最后由 1027199631 于 2016-10-9 12:11 编辑

回复 5# zhanggd

我的时钟频率为10M,CTS之后skew大概是0.98ns的样子,如果pre_CTS之前,set_clock_uncertainty -hold 2 [get_clocks clk_in]应该就不矛盾了吧?
发表于 2016-10-9 13:41:06 | 显示全部楼层
回复 6# 1027199631


    pre-cts可以设置的大一点,在post-CTS改小点,看你的sign-off需求,这个uncertainty没有太硬性的要求,以PT报出来的timing结果为准吧
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 01:51 , Processed in 0.020756 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表