请教大虾们这样的时序约束如何添加

misrig001 · 发表于 2014-8-22 10:36:20

您需要登录才可以下载或查看，没有账号？注册

x

如何上图，分频器都是寄存器做的，mux是用逻辑实现的，时序图列出了clkx与clkz之间4分频时的数据采集关系。
哪位大虾能写出本电路完整的时序约束的SDC文件？尤其不明白clkx和clkz之间应该如何约束。

danielran · 发表于 2014-8-22 14:46:54

顶贴只为下载，喔喔呵呵

[求助] 请教大虾们这样的时序约束如何添加