数字IC设计有没有必要学systemverilog验证设计

FBI888

菜鸟刚入职，请问各位大虾。

neoitachi

verilog sv都行，sv在写测试平台时比较方便。,找好一个方向就行了，硬件语言只是辅助工具。

baohananalog

:):):):):):):):):):)

zrzf23

myCollins

学习了。、。