在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 8131|回复: 9

[求助] [FPGA] 求高手指点如果我想在Xilinx K7上挂4片DDR3能行吗?

[复制链接]
发表于 2014-6-9 10:23:51 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 brucechen2012 于 2014-6-10 13:22 编辑

求高手指点啊,FPGA是Xilinx K7的想挂4片Micron MT41K64M16,能挂吗?分别都怎么放呢?哪些bank啊?万分感谢啊!
 楼主| 发表于 2014-6-10 08:35:22 | 显示全部楼层
发表于 2014-6-10 09:38:18 | 显示全部楼层
1.BA0~BA2已经说明问题了
2.在ISE中做个IP核工程自然就知道能不能挂了

供参考!
 楼主| 发表于 2014-6-10 10:13:12 | 显示全部楼层
回复 3# yadog
版主大大太感谢您的回复了, 我的是这样的,我的两片放在HR Bank的DDR3跑起来了,可是放在HP bank的两片怎么都不行,初始化都不成功,DCI那些也都设置了啊!  还请版主能够指点下啊!多谢
 楼主| 发表于 2014-6-11 09:36:45 | 显示全部楼层
发表于 2014-6-11 12:55:45 | 显示全部楼层
回复 4# brucechen2012


   降频试试,HR可以跑,HP没理由跑不动。检查下HP的硬件设计,试试降频能不能OK
 楼主| 发表于 2014-6-13 16:57:59 | 显示全部楼层
回复 6# yadog


多谢版主回复啊,不知道是不是因为我用的时钟是从HR bank进来的单端时钟,然后倍频200M之后用到Hp bank的sys_clk,不知道这样会不会出问题呢?
发表于 2014-6-13 22:16:10 | 显示全部楼层
建议自己看下xilinx公司的技术参考文档。
发表于 2014-8-13 23:08:07 | 显示全部楼层
回复 7# brucechen2012 你这样用时钟肯定有问题,请具体看看ug586 ddr3 的design guidelines部分,要求sys_clk必须和ddr interface在同一个bank
发表于 2014-9-10 23:26:48 | 显示全部楼层
多谢版主
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 13:59 , Processed in 0.030476 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表