在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3140|回复: 2

[求助] 菜鸟诚心请教关于布局布线和chipshope的问题。

[复制链接]
发表于 2016-9-2 11:43:13 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
现在我的工程经过modelsim仿真后,数据初步验证是没问题的,然后添加了简单的全局约束,时序报告显示slack都是正数,没有报错。接着系统自动布线,但是,现在问题出现了。。。1. 为什么我在点击 ‘Generate Post-Map Simulation Model' 之后,警告出现: NCD is not completely routed, some delays may be inaccurate. 布线不是自动完成了吗??
2. 现在还没分配管脚,我的程序是2比特数据输入,16比特数据输出的,手头有一个virtex-7板子,那么输入输出需要用什么管脚接口。。是普通的IO口么??还是用Uart,PCIe这些?? 分配管脚里面的I/O std是什么东西,直接用默认的可以不??有什么资料可以查?感觉布局布线和分配管脚的资料蛮少的
3. 以后可能要用chipshope 看数据,额,不用写testbench的话,那怎么设置输入(输入的每个数据长度为4bit),是不是一定要完全布局布线和完成管脚分配之后才能用chipshope 看数据?


我之前一直都是负责把算法转换为verilog,modelsim的数据正确就没做下去。。所以后面的步骤真的是一脸懵逼。。

诚心请教论坛的大神们之前在这里也请教了一些其他问题,本菜鸟表示非常感谢。。
发表于 2016-9-2 15:59:52 | 显示全部楼层
需要分配管脚,I/O位置以及属性,需要查原理图。
发表于 2016-9-2 16:41:10 | 显示全部楼层
Chipscope是板子跑起来之后用来采集实际数据的,关于输入数据可以使用VIO
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 04:58 , Processed in 0.019163 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表