verilog hdl 和vhdl哪一个以后比较有用呀？请各位大侠指教

brianliu · 发表于 2006-8-31 08:15:11

Verilog - SystemVerilog is gaining momentum

xdpaladin · 发表于 2006-8-31 16:57:02

欧洲公司多用vhdl
美国大都用verilog

donaphael · 发表于 2006-9-1 00:06:42

欧洲公司多用vhdl
美国大都用verilog

问问真的是这样吗？

plo2llkOGCKppl · 发表于 2006-9-1 11:11:19

good!!

wind1976 · 发表于 2006-9-1 19:42:10

用惯了,哪个都好

killone · 发表于 2006-9-6 12:56:06

无所谓，都能做出好的设计来！

rainbow · 发表于 2006-9-8 16:33:36

都是工具而已，这个问题毫无意义，看你具体的项目制定的需要。重要的是培养相关的专业知识和rtl设计能力

yinchyang · 发表于 2006-9-9 10:57:26

个人认为verilog 比较好用。

ytwu001 · 发表于 2006-9-9 14:06:55

现在使用Verilog的人比较多

ytwu001 · 发表于 2006-9-9 14:11:49

Verilog的升级版SystemVerilog以后将是主流硬件开发语言，因为systemVerilog在Verilog的基础上增加了SOC的支持和功能验证的支持，它既是硬件描述语言又是硬件验证语言，现在用Verilog，以后用SystemVerilog更容易些。

回复 #1 没事乱弹琴的帖子