verilog hdl 和vhdl哪一个以后比较有用呀？请各位大侠指教

lling65

好多公司都用verilog

rhythm1988

这个问题就好像问C或者C++，那个好一些？
理论上C++好过C，但实际是怎样的，谁也说服不了谁。
给个建议吧，如果想呆在大学里，VHDL，如果是进企业，VerilogHDL。

rhythm1988

这个问题就好像问C或者C++，那个好一些？
理论上C++好过C，但实际是怎样的，谁也说服不了谁。
给个建议吧，如果想呆在大学里，VHDL，如果是进企业，VerilogHDL。

hjzelec

学精哪一个都有前途！

datoubing

投verilog一票

yqyhaohan

企业里大部分用的是verilog，这个比较偏重于结构rtl级设计，很多研究所用vhdl，比较偏重于算法级，当然如果设计层次更高可以用system c。验证语言可以选择system verilog。应用决定了选择。

ad1122

Verilog容易学，我也是初学的，VHDL会让你崩溃的。

Walnut

看来Verilog支持的多一些,现在应直奔SystemVerilog吧。

elselook

VERILOG好的多

roger_xu

国内基本上是使用Verilog HDL！
其实是自己学哪个舒服些，就学哪个！