verilog hdl 和vhdl哪一个以后比较有用呀？请各位大侠指教

xujiao031620 · 发表于 2007-5-7 11:01:19

原帖由 rhythm1988 于 2007-4-6 00:29 发表
这个问题就好像问C或者C++，那个好一些？
理论上C++好过C，但实际是怎样的，谁也说服不了谁。
给个建议吧，如果想呆在大学里，VHDL，如果是进企业，VerilogHDL。

大学里也大多数用Verilog

blackAJ · 发表于 2007-5-10 11:28:09

veriog 好一點

adscounter · 发表于 2007-5-12 21:24:02

都差不多，但是国内用verilog的好像多一些

specmane · 发表于 2007-5-12 22:48:28

verilog相对来说应用的更广泛一些

zhanyan99 · 发表于 2007-5-15 10:56:05

现在公司基本都用verilog

xiejun777 · 发表于 2007-6-4 16:18:53

Verilog

luluzzw · 发表于 2007-6-17 22:09:37

谢谢
谢谢

jinghang · 发表于 2007-6-19 00:47:30

一样拉，不同企业用不同语言。业界应该出个统一的语言，现在只能两个都用。什么玩意儿。

kaixin_0007 · 发表于 2007-6-19 10:10:57

喜欢verilog，好学一些

luluzzw · 发表于 2007-7-1 23:18:03

前一个吧,好像是

站长推荐 /2