查看: 1645|回复: 0

[求助] MIG时序仿真错误

[复制链接]

高手寂寞

发表于 2014-9-9 19:56:58 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

各位大牛，请教一个问题，在用modelSim时序仿真MIG IP核时出现下面的错误是什么原因？谢谢。

** Error: D:/Xilinx/14.6/ISE_DS/ISE/verilog/src/simprims/X_IDDR_2CLK.v(200): $setup( negedge D:224273788 ps, posedge C:224274095 ps, 313 ps );
# Time: 224274095 ps Iteration: 1 Instance: /tb/uut/\u_mem_controller/u_ddr2_top_0/u_mem_if_top/u_phy_top/u_phy_io/gen_dq[0].u_iob_dq/gen_stg2_sg1.u_iddr_dq

error

[求助] MIG时序仿真错误

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1