在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5626|回复: 3

[求助] 关于Xilinx里面的SRL16使用方法

[复制链接]
发表于 2014-10-6 14:24:27 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
一直在学习FPGA,最近突然发现Xilinx里面有直接实现移位寄存器的IP核——SRL16,然后有几个困扰想请大神们帮个忙:
1、为什么要专门做出SRL16来实现移位,直接移位不也是很方便吗?
2、具体在Verilog代码实现中得怎么用?例化输出为什么只有一位?其中A0、A1、A2、A3是做什么用的?
初次全面学习,请多指教,谢谢~~
发表于 2014-10-6 15:11:20 | 显示全部楼层
它是硬核实现,专用的移位寄存器,不占用逻辑资源且速度很快!
发表于 2014-10-6 15:12:20 | 显示全部楼层
xilinx官网有datasheet介绍它,你可以找一下,里面写了它的原理和用法。
 楼主| 发表于 2014-10-6 15:59:20 | 显示全部楼层
回复 3# 国科海天


    多谢,我找找看~~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 04:47 , Processed in 0.015898 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表