设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › ddr3里的truebl4概念

发新帖

查看: 1663|回复: 0

[求助] ddr3里的truebl4概念

发表于 2014-10-14 13:42:23 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

看ddr3_model.v代码，发现里头有个truebl4变量，在feature_truebl4=1和MR0的A[1:0]=2'b11同时成立时有效，也就是说，它是不同于BL8和BC4的另一种burst length模式。代码里除了将内存划分为bank之外，还将4个bank组成一个group，这个group好像和truebl4特性相关。
请问有没有人对truebl4和group有了解的？能不能指点一下？感谢万分！！！

burst, DDR3, length

相关帖子

回复

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-22 19:46 , Processed in 0.014267 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表