Altera DDR3 uniphy IP核使用问题——读写数据不一致

ever4ever

使用UNIPHY DDR3自带的仿真历程，写过程如下图

依次从0地址写入了7c1exxxx；be0fxxxx；7c07xxxx；be03xxxx；等数据；
然而读取数据的时候出现了问题，如下图

读的地址也是从0开始，然后放大read_data_VALID有效的read输出，发现输出的数据不是之前写入的数据，如下

后面我也对比过读出的数据，发现写入的数据都没有被读出来。
求问是什么情况呢？有人做过相应的仿真么？还是说我读写过程吗没有弄清楚？

ever4ever

此问题已解决。