在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: yiyunzisu

[求助] 求解关于一道笔试题,用Verilog编一个接口转换电路

[复制链接]
发表于 2014-10-27 14:55:25 | 显示全部楼层
module memi(da,wra_n,clka,clkb,rst_n,wrb,db);
        input da,wra_n,clka,clkb,rst_n;
        output wrb;
        output[7:0] db;

        reg wra_r;
        reg[7:0] db;
        reg[7:0] data;
        reg wrb;

always@(posedge clka or negedge rst_n)
        if(!rst_n)
                data<=8'd0;
        else
                if (wra_n)
                        data<={data[6:0],da};
                else
                        data<=data;


always@(posedge clkb)begin
        wra_r<=wra_n;
        if(wra_r == 1'd0 && wra_n == 1'd1)begin
                db<=data;
                wrb<=1;
        end
        else begin
                db<=8'dx;
                wrb<=0;
        end
end
endmodule
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-11 01:17 , Processed in 0.014168 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表