在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2053|回复: 2

[求助] 弱问FPGA的三态输出buffer

[复制链接]
发表于 2014-10-26 11:32:11 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
弱弱问一句,像图中的这种IOBUF,其三态信号是怎么控制的?是要自己通过逻辑控制还是FPGA能自动判断输入和输出,然后控制三态信号T?
求指点啊,多谢啦! 图片2.png
发表于 2014-10-26 13:06:18 | 显示全部楼层
step1:申明一个inout口;
step2:自己做逻辑上去。

器件只是给你提供给了这么一个特性的IO,怎么控制你说了算,它不懂的。。。
 楼主| 发表于 2014-10-26 14:06:32 | 显示全部楼层
回复 2# yadog

多谢!我果然是太弱了。。。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 02:54 , Processed in 0.023954 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表