在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4743|回复: 4

[原创] 请教verilog取倒数

[复制链接]
发表于 2014-10-15 17:14:56 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请教verilog取倒数的方法?

目前我用的查表法,结果综合出来的area特别的大,请教大家用什么方法呢?
发表于 2014-10-17 15:10:10 | 显示全部楼层
用除法电路
发表于 2014-10-18 00:27:10 | 显示全部楼层
我相信很多求数值处理,都是用逼近来完成的,自己去多找找资料吧。。
 楼主| 发表于 2014-10-20 09:44:04 | 显示全部楼层
回复 2# hikerwang


   design ware里面自带的除法 “/” ?
这个综合的面积更大
 楼主| 发表于 2014-10-20 09:45:30 | 显示全部楼层
回复 3# glace12123


   好吧,我找找看
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-9 03:50 , Processed in 0.016465 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表