一个关于SRAM设计的问题，希望大神们不吝赐教哈

jinglong_zhou · 发表于 2013-8-6 00:45:28

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

SRAM_2_Dimensional.rar (2.8 KB, 下载次数: 16 ) 我想设计一个16路数据并行读写的双口SRAM（1024*32bit），在同一时刻有16路数据并行写入SRAM，下一时钟从SRAM中同时读出16路数据，我现在的想法是将SRAM1024个存储空间分为16块即列数(每块64*32bit)，每块有一路读写地址分别与其相连，现在比较迷惑的是SRAM存储空间的表示，之前看过SRAM的程序大都是表示成寄存器组的形式，我在Quartus II中将SRAM表示成
reg[31:0]RAM_col[3:0][63:0]，不知道这样可不可以，编译语法没有错误，但是仿真结果不对，有几路有输出结果，其他没有，不知道是什么原因，我检查了下逻辑没有错误，为什么几路有，另外几路没有呢？我觉得程序不复杂，可是编译时间感觉比较长，不知道怎么回事？

还有一个问题就是刚一开始我对SRAM存储的声明是这样的reg[31:0]RAM_col_0[63:0],..........reg[31:0]RAM_col_15[63:0]，一共16个，然后根据地址译码生成的列数和行数，根据每路地址的列数先判断是16块中的哪一块，再根据行数判断是64个存储空间中的哪一个，通过case语句实现，case语句下有16条语句（根据列数），这样的话一共32个case语句（读写各16路地址线），发现执行的时间更长，差不多有10分钟，所以才改成上面SRAM的声明，这是怎么回事，编译时间好长啊

求解，附代码，期待大神不吝赐教！先谢谢了

chinafpga · 发表于 2013-8-6 12:46:53

回复 1# jinglong_zhou

可能是自动映射出了问题，每一个FPGA公司支持的自动RAM映射的coding style是有限的，一定要和他们的匹配，才能自动映射到FPGA内部的RAM.

eaglelsb · 发表于 2013-8-8 18:00:24

或者换个思路，为啥一定要定义这么复杂的数组呢，直接例化小块的SRAM也可以啊，使用generate生成，代码风格也很简洁。
我发段代码，也是双口RAM的。

ram_2p_inst u_ram_2p_inst0
(
.clka (aclk ),
.clkb (aclk ),
.addra (ram_waddr ),
.addrb (ram_raddr ),
.dina (ram_wdata[31:0] ),
.doutb (ram_rdata[31:0] ),
.ena (1'b1 ),
.enb (1'b1 ),
.wea (|ram_we[3:0] )
);
ram_2p_inst u_ram_2p_inst1
(
.clka (aclk ),
.clkb (aclk ),
.addra (ram_waddr ),
.addrb (ram_raddr ),
.dina (ram_wdata[63:32] ),
.doutb (ram_rdata[63:32] ),
.ena (1'b1 ),
.enb (1'b1 ),
.wea (|ram_we[7:4] )
);
ram_2p_inst u_ram_2p_inst2
(
.clka (aclk ),
.clkb (aclk ),
.addra (ram_waddr ),
.addrb (ram_raddr ),
.dina (ram_wdata[95:64] ),
.doutb (ram_rdata[95:64] ),
.ena (1'b1 ),
.enb (1'b1 ),
.wea (|ram_we[11:8] )
);
ram_2p_inst u_ram_2p_inst3
(
.clka (aclk ),
.clkb (aclk ),
.addra (ram_waddr ),
.addrb (ram_raddr ),
.dina (ram_wdata[127:96] ),
.doutb (ram_rdata[127:96] ),
.ena (1'b1 ),
.enb (1'b1 ),
.wea (|ram_we[15:12] )
);
module ram_2p_inst
#(
parameter WD = 32, // Width of ram
parameter PW = 12, // Pointer Width: This RAM is indexed by sequence number (12 bits)
parameter DP = (1 << PW) // Depth: max of 4K sequence numbers
)
(
clka,
clkb,
addra,
addrb,
dina,
doutb,
ena,
enb,
wea
);
// -----------------------------------------------------------------------------
// IO Declarations
// -----------------------------------------------------------------------------
input clka;
input clkb;
input [PW-1:0] addra;
input [PW-1:0] addrb;
input [WD-1:0] dina;
input ena;
input enb;
input wea;
output [WD-1:0] doutb;
reg [WD-1:0] mem [0:DP-1];
reg [WD-1:0] doutb;
integer i;
// Writes
always @(posedge clka)
begin
if (wea)
mem[addra] <= #(`TP) dina;
// synopsys translate_off
if ((addra >= DP) & (DP > 0))
$display("%t: Memory (%m) write address error. Address is %x, Max is %x, DP = 0x%x, PW = 0x%x", $time, addra, DP-1,DP,PW);
// synopsys translate_on
end
// Reads
always @(posedge clkb)
begin
doutb <= #(`TP) mem[addrb];
// synopsys translate_off
if ((addrb >= DP) & (DP > 0))
$display("%t: Memory (%m) read address error. Address is %x, Max is %x, DP = 0x%x, PW = 0x%x", $time, addrb, DP-1,DP,PW);
// synopsys translate_on
end

复制代码

jinglong_zhou · 发表于 2013-8-9 15:41:21

回复 4# eaglelsb

谢谢你的建议和提供的代码，在昨天我用altera的RAM IP实现了并行读写的功能，但是我还是很想自己设计出来，我会好好研究学习一下你给我发的代码，谢谢哈

ralphtw · 发表于 2014-10-23 13:31:57

who know it?

[求助] 一个关于SRAM设计的问题，希望大神们不吝赐教哈

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2