设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › SDC约束：FIT阶段与TIMEQUEST阶段使用不同约束 ...

发新帖

查看: 1498|回复: 0

[求助] SDC约束：FIT阶段与TIMEQUEST阶段使用不同约束

发表于 2014-10-22 13:53:00 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

请教：对于一些电路，我发现，如果不约束，往往自由跑下来的结果是符合我要求的，但是假如做了约束，往往跑得还不如不约束好。所以我就希望在FIT阶段使用非常宽松的约束或者不约束，但是在TIMEQUES阶段使用约束去检查，我知道写法是在SDC中增加一个IF语句，意思是如果当前阶段是FIT,适用什么约束，否则什么约束，但是具体写法记不清了，哪位可以指教一下？。。。。

相关帖子

回复

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-5-6 07:42 , Processed in 0.017032 second(s), 9 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表