在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3587|回复: 2

[求助] 写Verilog时候如果有复位功能,是不是要将所有的寄存器都复位?

[复制链接]
发表于 2014-10-23 10:40:20 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
注意,是所有寄存器。
如果不复位的话,万一输出个什么不确定的值是不是不太好啊。
发表于 2014-10-23 11:02:51 | 显示全部楼层
是否都复位要看具体的用法。若有部分寄存器在用法上一定是先被赋值然后再使用,就可以不用复位啦
我所知道的,arm cortexM0 内核里面好多寄存器就是没有做复位的
发表于 2014-10-23 15:35:45 | 显示全部楼层
不是所有的寄存器都需要复位的
自己根据实际情况确定要不要复位
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-31 07:09 , Processed in 0.013844 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表