设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › verilog中的default应该赋什么样的值

发新帖

查看: 4839|回复: 3

[求助] verilog中的default应该赋什么样的值

发表于 2014-10-22 13:01:32 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

在状态机的case语句中，最后要加上默认项default，可是我看到有的书上写的是一个确定的状态，有的则是不定态xxx，到底应该写那个啊？求助！

CASE, default, verilog

相关帖子

回复

发表于 2014-10-22 15:06:34 | 显示全部楼层

取决于case条件是否完备啦
如果你的case条件已经完备，那default不写也无所谓呀，一定要写的话，随便赋值都可以
如果case条件不完备，default肯定不能写xxx，应该给一个确定的值

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2014-10-22 19:48:23 | 显示全部楼层

仿真时写XXX，便于发现错误！综合时写复位态，便于软件综合！

回复支持反对

楼主| 发表于 2014-10-22 23:07:04 | 显示全部楼层

多谢，多谢，看来还得好好学习啊！呵呵

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-29 18:17 , Processed in 0.021112 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表