在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1930|回复: 3

[原创] 双时钟

[复制链接]
发表于 2014-11-9 10:04:14 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
求双时钟处理办法
发表于 2014-11-9 12:41:35 | 显示全部楼层
回复 1# hkl_02

问题不够详细
发表于 2014-11-9 20:50:28 | 显示全部楼层
异步fifo处理
发表于 2014-11-9 23:48:56 | 显示全部楼层
IC设计里面还是FPGA?如果FPGA直接加入时钟模块,引出两个不同的输出就好。
如果是IC设计,方便方法就是从原始时钟分频出多个,但是不宜多用,会容易出错,而且综合不好综合。
时钟频率低还好,几十M往上就不好弄了。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 05:06 , Processed in 0.017172 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表