关于串口通信乱码求教

sjdz2006 · 发表于 2014-11-24 00:25:25

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

菜鸟求教，各位好心人帮帮忙。
我从网下载了一个串口通信的源代码，目前已经在板子上经过验证。该程序功能是从串口接收一帧数据（1起始，1终止，8数据，无寄偶），然后再将该数据发送到串口去。

但是，由于我要实现的功能是从串口读取14帧数据，经过一个算法计算得出6帧数据输出至串口。所以我对源程序进行了改动，在源程序接收和发送模块之间增加了一个模块BACK，用来读取14帧数据和设置一定的延时。

但是改动之后的程序仿真结果都没问题，下载到板子上之后却出现乱码，得不到想要的结果。在这个地方已经纠结好久了，求各位好心人指教，程序如下：

uart.rar (7.46 MB, 下载次数: 1 )

这个程序暂时的功能是读取14帧数据，经过延时，将第一帧数据发送出去。我的表述可能不是很清楚，请各位各位大神包涵，有什么错误或不清晰的地方请直接说出来

sjdz2006 · 发表于 2014-11-24 00:30:47

下载到板子上结果还是在0与1之间，只是结果不对，求各位好心人不吝赐教。

我留下我的qq812291718，因为在这个地方已经纠结好久了都没有解决，愿有好心人留下您的qq，方便我们直接交流，小弟感激不尽。

sjdz2006 · 发表于 2014-11-24 00:37:36

忘了说源程序是verilog的，小弟一直在用VHDL所以顶层模块uart和back模块是VHDL编的。

uart文件夹里面有建好的quartus工程，uart里面的uart子文件夹有建好的xilinx工程，testbench也已经编好，求各位指教

sjdz2006 · 发表于 2014-11-24 09:33:12

本帖最后由 sjdz2006 于 2014-11-24 10:09 编辑

源程序代码是用verilog写的，小弟一直在学习VHDL，所以顶层模块以及back模块是vhdl这是qurtus时序仿真图

源程序是读入一帧数据同时将读入的数据发送出去，
我想要实现读入14个数据经过一个算法处理，所以用e1,e2等等信号将rec_data的在相应时隙值读出来分别为caldata1，caldata2，。。等等。

r_int相当于一个数据有效信号，它在读取数据时一直为1，一帧数据读取结束之后会有个下降沿，用来激励串口发送模块。因此我将它延时200个clk得到rint，然后一直输出caldata1，想测试一下程序正确性，从图中可以看出串口输出rs_out在rint的下降沿一直输出caldata1，
即0010111111（起始位0，数据位01011111，结束位1）

sjdz2006 · 发表于 2014-11-24 20:01:14

求助求助

[求助] 关于串口通信乱码求教

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1