|

楼主 |
发表于 2013-1-1 01:21:12
|
显示全部楼层
谢谢 蓝色风暴@FPGA 。
如果是SDRAM,那么AD9888输出的像素大小应该为16bit(4:2:2格式),而且需要两块SDRAM采1路视频
这个似乎不是问题,你说的应该是8bit位宽的sdram,实际上使用16bit位宽,使用两片就可以采集24bit像素的数据了。
我所关心的是205m像素频率数据如何采集和存储。即使使用了ddr sdram,考虑2片16bit位宽的,那么ddr的时钟需要达到205M/2才能基本保证采集的像素不丢点写入sdram。这个使用cyclone3 7速度系列实现有风险吗?还有就是sdr的sdram可能实现吗?毕竟便宜啊。
==========================================
还有一点考虑,考虑到图像采集卡在如此高的分辨率下,采集帧率可能只有60Hz的1/4左右或者更少。那么
能否第一帧图像采集行1,行5,行9,……;第二帧图像采集2,6,10……,第三帧图像3,7,11,……第4帧图像4,8,12……。如此,采集使用1行时间,写入ram使用3行时间,这样的话,是否使用sdr sdram也能实现超大分辨率图像存储了? |
|