verilog中一个关于赋值的问题

xiaoxiaocaomao · 发表于 2013-3-22 06:45:06

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

parameter [31:0] dat [0:instructions-1] = {
32'h0,
32'h0,
32'h0,
32'h12345678,
32'h0,
32'h0,
32'h0,
32'h0,
32'h0,
32'h0,
32'h00010002,
32'h00030004,
32'ha1050006,
32'h00070008,
32'h0,
32'h0,
32'hdeaddead,
32'h55555555,
32'ha1050006,
32'h00070008,
32'h00010002,
32'h00030004,
32'h0,
32'h0,
32'h0,
32'h0,
32'h0,
32'h0,
32'h0,
32'h0,
32'h0,
32'h0
};

复制代码

Illegal assignment to type 'reg[31:0] $[0:instructions-1]' from type 'reg[1023:0]': Cannot assign a packed type to an unpacked type.

有人知道这个问题怎么回事吗？

orlye · 发表于 2013-3-22 07:39:51

{}的意思是把{}内所有数据连接起来变成1个数据，你这里就得到一个1024位的数据。
而你等号左边是1个2维数组，vcs不知道怎么把1个数据变成1个2维数组。

my2817 · 发表于 2013-3-22 08:39:59

想对memory赋初值，直接$readmemh不更好？

加油99 · 发表于 2013-3-22 09:03:07

verilog中不能那样定义。而应该这样：
parameter [0:1023] dat = {......};
dat[32*N : 32*N+31]就是第N个DWORD类型的值。并且，要确保那个1023与{}中值的个数是匹配的。当然也可以定义为 parameter [1023：0] dat......