求助制作全加器的全部方法

黎晨 · 发表于 2014-5-29 19:04:54

您需要登录才可以下载或查看，没有账号？注册

x

亲们，我们的作业是用7种方法做全加器，我刚刚作出3中，原理图，CASE语句，元件例化，其它不会了，求助呀~~~~~~~~~~~~~~~~~

黎晨 · 发表于 2014-5-29 19:06:41

求助啊~~~~~·谁来帮帮忙，我实在不会了

celestin2011 · 发表于 2014-5-29 20:22:50

是用verilog吗，还有if...else, behavior(好几种), UDPs

asic_service · 发表于 2014-5-30 12:54:11

人家说的是加法器的结构还是描述方法啊？
结构有：carry-ripple / carry look-ahead / carry select / tree adder

zhanglinlin0514 · 发表于 2014-5-30 14:11:06

全加器的结构很多，建议参考拉贝的数字集成电路设计。
verilog只是用于描述电路，你们老师的目的是让你研究全加器的工作原理和性能比较

jxyang1005 · 发表于 2014-12-1 10:41:27

看看，学习下

bluray · 发表于 2014-12-1 13:47:20

看看5楼推荐的书

[求助] 求助制作全加器的全部方法