|
|
马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。
您需要 登录 才可以下载或查看，没有账号？注册
x
本帖最后由 airsmiler 于 2013-3-20 01:10 编辑
求高人指点啊，我用ISE14.1 例化了一个16位差分输入的串并转换模块如附图，我把管脚输入的差分信号直接接到模块上，为啥在分配管脚的时候却不能把差分管脚设为差分对啊，难道这里的差分输入不能由管脚直接输入？下面是例化后的串并转换部分代码。...
input [15:0] ADC_A_I_P;
input [15:0] ADC_A_I_N;
input ADC_A_DCLK_P;
input ADC_A_DCLK_N;
...
ISERDES ADC_A_I
(
.DATA_IN_FROM_PINS_P(ADC_A_I_P), //Input pins
.DATA_IN_FROM_PINS_N(ADC_A_I_N), //Input pins
.DATA_IN_TO_DEVICE(ADC_A_I_DATA), //Output pins
.CLK_IN_P(ADC_A_DCLK_P), // Differential clock from IOB
.CLK_IN_N(ADC_A_DCLK_N), // Differential clock from IOB
.CLK_DIV_OUT(DCLK_A_DIV), // Slow clock output
.CLK_RESET(CLK_A_I_RESET), //clocking logic reset
.IO_RESET(IO_A_I_RESET) //system reset
); |
|
/1 
eetop公众号
创芯大讲堂
创芯人才网
发表于 2013-3-20 01:09:19
