在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
[求助] quartus 11.1调用DDR2 SDRAM IP核出错求助 z_alfred 2014-12-12 02079 z_alfred 2014-12-12 17:15
[求助] 状态的嵌套 574920045 2014-12-11 32171 574920045 2014-12-12 14:45
[招聘] 招聘 FPGA/SOPC工程师 franky_kin 2014-11-19 33299 walterqin 2014-12-12 13:26
[讨论] 在questasim10.0b中,加波形有没有快捷 董小三 2014-12-12 11490 qi078 2014-12-12 11:34
[求助] 数字前端的算法求助 2013211842 2014-12-8 32271 2013211842 2014-12-11 23:19
[讨论] 讨论一下关于FPGA除法器的实现 alanzheng1978 2014-12-11 12639 加油99 2014-12-11 22:22
[求助] 关于PCI硬件设备无法设备的问题 nyz974 2014-12-9 22122 nyz974 2014-12-11 21:28
[求助] 请教ISEDES和OSERDES的问题。。。 RunningA 2014-3-3 22438 gubels 2014-12-11 20:14
[求助] synplify综合时用到的fdc约束,里面的命令怪怪的。 hongfeng575 2014-12-11 03001 hongfeng575 2014-12-11 17:34
[讨论] Verilog里面有没有$random用法,可以在两个元素中随机,要么a,要么b 董小三 2014-12-11 23948 lvlv2011 2014-12-11 15:39
[原创] FPGA异步检测 国科海天 2014-11-16 32491 董小三 2014-12-11 15:27
[求助] 请问现在还能买到XILINX ML507 的开发板吗? alwayssq 2014-12-5 11653 adrian7 2014-12-11 11:52
[求助] $random的一个小问题 ChenshJoy 2014-12-10 12183 jun_dahai 2014-12-11 09:33
[原创] SPI通信的Verilog代码 qq1328454800 2014-12-10 27506 qq1328454800 2014-12-10 20:59
[求助] verilog 消抖实验,单独的模块能实现消抖,别的模块调用时没法实现 wlmnzf 2014-12-9 12071 wlmnzf 2014-12-10 18:36
[求助] 想写一本fpga的书,不知道放在哪个论坛,读的人多些  ...23456 easyma 2013-3-17 5517644 水泥 2014-12-10 14:56
[求助] 关于timescale的问题 ChenshJoy 2014-12-9 32380 2008051318 2014-12-10 12:26
[求助] quartus 12.1 sp1 版本,建立新工程的时候,加载器件报错的问题。 luokanx 2014-12-10 02407 luokanx 2014-12-10 12:03
[求助] 标准单元特征化lib中index设置问题 清水行者 2014-10-17 22947 lizh2016 2014-12-9 21:01
[转贴] XILINX 下载线真正进入USB2.0高速下载新时代 yunque 2014-3-29 56089 yuzz163 2014-12-9 14:10
[求助] 请问怎样求一个组合逻辑电路的关键路径  ...2 deganleu 2009-12-25 129898 522526tl 2014-12-9 09:48
[资料] FPGA培训之quartus视频  ...2 lyn89125 2012-7-5 115097 yariyari 2014-12-8 21:28
[讨论] MAX+PLUS和QUARTUS II的问题 shenyang_ 2014-12-4 33777 shenyang_ 2014-12-8 20:54
[求助] 谁有Mentor的ReqTracer fisher5090 2014-12-8 02057 fisher5090 2014-12-8 19:59
[求助] ISE10.1在win7x64下是不是装不上? superheasy 2014-12-8 01931 superheasy 2014-12-8 16:29
[求助] verilog 中关于For 循环的使用 xiex0114 2014-12-5 32318 xiex0114 2014-12-8 13:16
[求助] 用questasim仿真老是出问题啊。。。。。 toneytang 2012-11-23 33191 shimuzhou 2014-12-8 11:40
如何远程使用questasim?  ...2 subos 2008-7-23 128353 shimuzhou 2014-12-8 11:38
[讨论] 接收机恢复的基带信号怎么确定判决门限值??? shijunming2008 2014-12-8 01819 shijunming2008 2014-12-8 11:20
[求助] 求助!怎么在EDK环境下将程序烧写进Flash 1991邂逅1991 2014-12-8 01501 1991邂逅1991 2014-12-8 09:43
[求助] planahead调用Synplify问题 bailin7134 2014-12-8 01847 bailin7134 2014-12-8 08:51
[求助] I2C从机 和型号源模型怎么处理 有可综合的模块吗 522526tl 2014-12-7 01746 522526tl 2014-12-7 19:29
[求助] 多位优先级编码器中如何使用for 循环精简代码? - [已解决] JoyShockley 2014-12-7 43361 JoyShockley 2014-12-7 19:24
[求助] 如何将普通算法修改为适合VLSI实现的并行化算法,求推荐资料 zhuyuefeng2009 2014-12-6 12317 zhuyuefeng2009 2014-12-6 22:01
[求助] 用FPGA验证基于8051的小型系统该如何着手 清霜一梦 2014-11-25 53040 清霜一梦 2014-12-5 14:40
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-13 16:28 , Processed in 0.057569 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块