查看: 1754|回复: 0

[求助] 写了一个BPSK程序，在cycloneIII板子上实现时，出现问题

[复制链接]

dabao93498

发表于 2015-1-13 16:48:54 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

用Verilog_HDL写了一个BPSK的程序，在StratixII EP2S90F1020开发板上波形正确，时序仿真波形频谱与频谱分析仪显示结果相同，旁瓣得到抑制。但在cycloneIII EP3C40F324I7上做时序仿真，可观察到波形的频谱中旁瓣得到抑制。将程序下载到cycloneIII板子上，用频谱分析仪观察频谱，波形的旁瓣没有得到很好的抑制。
请问：为什么相同的程序设置，在添加时序约束后，在两个不同的芯片中实现时，结果会不一样？？？

程序, 分析仪, 开发

[求助] 写了一个BPSK程序，在cycloneIII板子上实现时，出现问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /1