EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31146|排名: 13

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 426 427 428 429430431 432 433 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[讨论] ise综合后得到的最大频率的意义	polozpt 2014-12-8	32856	gjb649666926 2014-12-25 01:33
[求助] V6的MMCM中动态相位调整功能，有人用过吗？我仿真PDONE信号始终不会变高	pengpwn 2014-12-17	32963	gjb649666926 2014-12-25 01:20
[原创] 求助，quartus ii 13.0破解不完全，器件不支持！！？？？	wangj929281 2014-9-22	44918	orlye 2014-12-24 22:24
[求助] 如何理解存储器的突发（Burst mode ）读写模式	gateway91 2014-12-21	66241	yariyari 2014-12-24 21:24
[求助] 如何让下面反相器链不被synplify综合掉？	edmilson28 2014-12-22	52951	xdcaoxiaotian 2014-12-24 19:02
[求助] 双口存储器访问竞争	董小三 2014-12-22	52321	seanweis 2014-12-24 11:37
[求助] 试写LCD提问	david94168 2014-12-20	32543	david94168 2014-12-24 11:08
[讨论] nios在modelsim下的仿真，过不去了	arccosx 2014-12-23	02310	arccosx 2014-12-23 23:11
[原创] synplify_pro	Liz6868 2014-12-23	02153	Liz6868 2014-12-23 18:26
[求助] 单单写了一个PLL_SP，综合是可以的，但是map时候报错了	zhuyuefeng2009 2014-12-23	32868	zhuyuefeng2009 2014-12-23 17:42
[求助] ISE14.7调用Synplify Pro，添加了include_path之后，还是无法找到·include文件	wownga 2014-12-23	02545	wownga 2014-12-23 16:59
[求助] I2C从机assign	IC123321 2014-12-19	62895	jun_dahai 2014-12-23 13:34
[求助] 关于同步复位和异步复位亚稳态概率 ...2	sjun 2014-12-9	155648	huangkai 2014-12-22 17:02
[讨论] 如何去学习FPGA ...2	小金豆 2014-12-19	114903	小金豆 2014-12-22 11:55
[原创] 测pcie速度	多一点 2014-12-22	02072	多一点 2014-12-22 09:54
[求助] synplify2013没有产生.vqm文件 wn7 64系统	csyyj 2014-12-22	02525	csyyj 2014-12-22 09:49
[原创] 寻IC设计人员	隐伤残 2014-12-6	22858	loskawen007 2014-12-22 02:58
[求助] 流水线技术为何能提高系统频率？ ...2	xchenw 2012-7-25	136360	glace12123 2014-12-21 23:33
[讨论] FPGA PLL锁定谐波？	eqgyzgs 2014-12-20	32535	越野 2014-12-21 22:18
[求助] 综合工具	yhbell 2014-12-17	22170	越野 2014-12-21 22:14
[转贴] 电子系统级设计（ESL）：现实还是涂有外表之物 ...2	yechangan 2010-1-26	169984	yanx1236 2014-12-21 19:48
[求助] 简单信号发生求大神帮忙	xiekaboy 2014-12-11	72903	xiekaboy 2014-12-21 10:15
[求助] 将标准时钟CLK1分频后得到CLK2，怎么让CLK2与CLK1对齐？ ...2	zhuyuefeng2009 2014-12-18	136511	david94168 2014-12-20 11:04
[求助] 求教一个关于pcie 2.0的问题	xduryan 2014-12-15	12139	MElik003 2014-12-20 01:18
[求助] 求教：Xilinx FPGA 使用AXI4总线实现DDR3控制的问题	Y.R.Wan 2014-12-19	03443	Y.R.Wan 2014-12-19 21:26
[解决] formality读入library后，会产生后缀是#PWR的单元	zylxzxcyz 2014-12-15	32953	zylxzxcyz 2014-12-19 17:28
[求助] verdi200901安装问题？？ ...2	chanon 2010-6-7	106963	chaojoe 2014-12-19 17:18
[求助] 怎么看懂wire load model	mikeppq 2014-12-19	63725	mikeppq 2014-12-19 15:44
[求助] 寻求eMMC 5 host controller设计者	黄鼻头 2014-12-19	01288	黄鼻头 2014-12-19 15:28
[求助] 用两个不同的时钟控制同一个寄存器的问题（我写在纸上了），再发一次 ...2	zhuyuefeng2009 2014-12-14	114564	ddxx 2014-12-19 11:14
[求助] 关于DC的时序报告有重复的关键路径	最酒店 2014-11-18	43207	最酒店 2014-12-19 10:28
[求助] ISE可以用iMPACT通过JTAG扫描到FPGA芯片Chipscope扫描不到	691564736 2013-12-10	36849	BigSouth 2014-12-18 23:11
[求助] 关于使用xilinx FIR Core 系数重载的问题	jdfish 2014-12-2	22365	jdfish 2014-12-18 15:06
[求助] FPGA扩展的RAM	cljzgdzdjkflt 2014-12-17	12127	cljzgdzdjkflt 2014-12-18 15:06
[求助] SPARTAN 6串并转换输入管脚的问题	airsmiler 2013-3-20	23731	BigSouth 2014-12-18 11:46

1 ... 426 427 428 429430431 432 433 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31146|排名: 13

快速发帖

浏览过的版块

站长推荐 /1