数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 31037|排名: 5

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 426 427 428 429430431 432 433 ... 887 / 887 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[讨论] spartan6和spartan3的一点简单区别 ...2	shiyinjita 2011-9-18	1212904	wgej1987 2014-12-3 17:47
[求助] 想问：锁存器综合以后的底层门结构是NOR？还是NAND？	bkhzw6 2014-12-1	22736	bkhzw6 2014-12-3 14:17
[求助] quartus2问题求助	yubolan 2012-12-22	32194	zhy910827 2014-12-3 10:27
[求助] reload coe file to RAM by vivado	KAISHI 2014-12-2	13913	KAISHI 2014-12-3 02:57
[求助] ISE时序分析结果的Timing score的值有什么用	flyhouse112 2014-12-2	01678	flyhouse112 2014-12-2 22:31
[求助] quartus使用问题	wangwang231 2014-12-2	01347	wangwang231 2014-12-2 20:38
[求助] FPGA输出时钟抖动问题 ...2	eqgyzgs 2014-11-27	115550	yixuan898 2014-12-2 19:25
[求助] 普通I/O输入时钟使用DCM	guyefeng123321 2014-12-1	21963	xdh1009 2014-12-2 18:05
[求助] 夏宇闻的书后面的简化CPU部分要看吗？	unionten 2014-7-28	11956	steven0820 2014-12-2 18:03
[求助] 求助：ISE14.7 spartan6静态时序分析okay，后仿有setupviolation，为什么？	sino_crane 2014-12-2	03049	sino_crane 2014-12-2 16:29
[求助] systemverilog中format specifier的%h和%x有什么区别？	ysxiliu 2014-12-2	03642	ysxiliu 2014-12-2 15:23
[求助] ERROR:HDLCompiler:410,跪求大神指点	fascinate_lyd98 2014-12-2	13392	fascinate_lyd98 2014-12-2 15:15
[求助] sparen 3A	fenix0831 2014-11-25	22273	fenix0831 2014-12-1 23:42
[讨论] 使用pt对fpga进行静态时序分析需要哪些文件	zhup062787 2014-12-1	22990	zhup062787 2014-12-1 22:30
[求助] altera pcie 板卡挑机器问题请教	fys2xxx 2014-10-21	53139	小军军 2014-12-1 21:40
[调查] 自制Xilinx下载线	silenuszhi 2014-11-29	73848	silenuszhi 2014-12-1 18:58
[求助] 如何用C语言写verilog的testbench的输入激励？	北城以南 2014-12-1	24172	A1985 2014-12-1 16:58
[求助] 如何用C语言写verilog的testbench的输入激励？	北城以南 2014-12-1	12376	A1985 2014-12-1 16:48
[求助] 请问关于ML605开发板 SystemACE test 的问题	ttxs2009 2014-2-26	12458	Arris 2014-12-1 15:45
[原创] 学习FPGA好艰难 ...2 3	wpan110 2014-11-26	267543	wpan110 2014-12-1 15:37
[求助] 小白请问ise新建工程的时候器件选型里没有cyclone的ep2c8q208	风花雪叶 2014-11-30	22264	风花雪叶 2014-12-1 14:11
[求助] 可以说 “经过三个时钟后，怎么样，怎么样”吗？	zhuyuefeng2009 2014-11-30	11904	bluray 2014-12-1 14:02
[求助] 求助制作全加器的全部方法	黎晨 2014-5-29	63271	bluray 2014-12-1 13:47
[求助] sdram寻址问题	574920045 2014-12-1	0986	574920045 2014-12-1 10:08
[求助] 请问Foundry会不会提供现成的SERDES模块？	linghuqiubai 2014-11-28	21717	linghuqiubai 2014-12-1 09:08
[求助] MegaWizard Plug-In Manager里面installed plug-ins是灰的	lly666666 2014-12-1	02401	lly666666 2014-12-1 02:26
[求助] DC综合后输出的网表有语法错误！	yaorong022 2014-11-30	23021	yaorong022 2014-12-1 00:48
[讨论] synplify_premier 综合ip的问题	lujigua 2014-11-30	12237	lujigua 2014-11-30 22:07
[求助] verilog中一个关于赋值的问题	xiaoxiaocaomao 2013-3-22	917367	yuanpin318 2014-11-30 20:18
[求助] 如果寄存器都还有使能端或复位端，占用的FPGA资源会变大吗？	zhuyuefeng2009 2014-11-29	63144	acgoal 2014-11-30 19:12
[求助] 关于数字集成电路设计的一点疑惑	lmc15063013 2014-11-30	53017	gaozhiqiang 2014-11-30 18:58
[求助] DDR2带宽利用率可以怎么测量 ...2	hxfwdzx 2012-7-18	115716	df_lala 2014-11-30 16:17
[求助] EDK添加自定义IP生成的用户逻辑文件里面的定义的寄存器变量所在的地址可以查看吗	lvzhao927 2014-11-30	01779	lvzhao927 2014-11-30 12:05
[求助] modelsim 创建目录失败	李世民的111 2014-11-29	22266	cutfor 2014-11-30 10:01
[原创] 有关高清视频采集卡的方案 ...2	weizhiheng 2012-12-31	1012842	weihaofree 2014-11-29 21:32

1 ... 426 427 428 429430431 432 433 ... 887 / 887 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 31037|排名: 5

快速发帖

浏览过的版块

站长推荐 /2