在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] 关于FIFO 小敏敏 2015-1-21 12956 eaglelsb 2015-1-21 14:12
[调查] Aldec.Riviera-PRO.v2012.06. crack problemjavascript:; setare90 2013-7-2 64285 kirank 2015-1-21 12:56
[讨论] 小白求问 哎呦达s尔王 2015-1-16 32793 哎呦达s尔王 2015-1-21 10:15
[求助] ModelSim-Altera 10.3c仿真问题 freedomistic 2014-12-29 54142 freedomistic 2015-1-21 09:44
[求助] 如何由 待验证用户 转为新生入学 progwym 2015-1-20 12044 freedomistic 2015-1-21 09:41
[求助] pwm,大神帮忙解释一下这段程序 ll1057126122 2014-8-27 43261 ll1057126122 2015-1-21 09:28
[求助] ISE 仿真问题 “unisim” Does not exist - [悬赏 1 信元资产] lbcumt 2015-1-19 23239 jasonhzl 2015-1-20 23:55
[求助] 如何理解电平敏感的透明锁存器概念呢?  ...23 IC.Michael 2015-1-13 2110538 IC.Michael 2015-1-20 23:30
[求助] SmartFusion2的coregpio中断问题 Ervin1991 2015-1-20 02480 Ervin1991 2015-1-20 16:35
[统计] 如果有一款国产FPGA,大家最关注的是其什么性能  ...23456..9 easyma 2013-1-18 8539812 jxfzysf 2015-1-20 15:41
[求助] 调用Xilinx 的乘累加器IP核,然后进行仿真,得到的波形与预期的不一样,如何解决? xingzhishu 2015-1-20 04514 xingzhishu 2015-1-20 13:08
[求助] xilinx源同步输出如何设置数据时钟关系? coldhorse 2015-1-20 02385 coldhorse 2015-1-20 12:17
[讨论] I2C 快速模式疑问 liuyangqwin2 2013-3-28 54665 Felix_ZYF 2015-1-20 10:22
[讨论] Nios II 是不是很难用啊 david94168 2015-1-16 22316 freedomistic 2015-1-20 10:05
[求助] 请教各位关于使用Verilog进行曲线拟合的问题 犀利哥 2010-10-28 33813 llb126yx 2015-1-19 20:29
[求助] DUC中遇到的问题 fwfjndx 2015-1-19 02850 fwfjndx 2015-1-19 20:27
[求助] FPGA PCIe denifee 2015-1-19 01976 denifee 2015-1-19 11:19
[求助] 请教关于synplify综合出错的问题。 xaaa001 2012-1-20 36074 Thompson 2015-1-19 09:55
[讨论] 数字IC的困惑——怎么去增加自己的“功力”  ...23 subrant 2011-7-16 2912006 chenredbin 2015-1-18 23:51
[求助] FGPA-16串口方案? lsx7057500 2015-1-16 53050 haochen111 2015-1-18 22:33
[求助] EDK 网络表生成错误 飞的更高8 2011-8-2 22757 haochen111 2015-1-18 22:18
[求助] Libero IDE v9.1安装过程出现问题 specilize 2011-9-4 66462 haochen111 2015-1-18 22:11
[求助] verdi 使用问题 l2002924700 2011-10-19 75493 haochen111 2015-1-18 22:09
[求助] vhdlcom "Fail to load pre-define library" ibunuo 2012-12-17 22684 haochen111 2015-1-18 22:07
[原创] lx9 试用报告  ...2 id1563662788 2011-10-15 1414613 haochen111 2015-1-18 22:05
[求助] ise place route报错 陆琦 2015-1-18 04177 陆琦 2015-1-18 20:41
[求助] 关于verilog数字系统设计教程(2版 夏宇闻)书中的一个问题 IC.Michael 2015-1-13 12301 IC.Michael 2015-1-18 11:45
[求助] VCS和verdi的环境变量怎么设置  ...2 bob_haohao 2012-4-26 1510184 kiawe 2015-1-17 03:17
[求助] modelsim 对电脑配置的要求 hfyfpga 2015-1-16 13018 kiawe 2015-1-17 03:01
[求助] 跨时钟域问题  ...2 hgp0117 2010-2-25 108558 手手挤挤 2015-1-16 16:35
难道只是灌水? ic_walker 2006-11-16 58957 david94168 2015-1-16 16:29
[求助] 求助大神?仿真报错,不知为何? upmostme 2015-1-16 01766 upmostme 2015-1-16 16:25
[求助] VHDL转化为verilog中process中既有 :=和<= 赋值,怎么转啊??? shijunming2008 2015-1-16 02373 shijunming2008 2015-1-16 15:50
[求助] 详细介绍FPGA内部结构的书籍 电子小建 2015-1-6 32898 电子小建 2015-1-16 15:25
[求助] 求助:FPGA中36位数据传输到PC机上,什么方案比较简单? - [已解决] hitmahao 2015-1-16 12508 shirancq 2015-1-16 15:12
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-31 02:35 , Processed in 0.053559 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块