数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31037|排名: 14

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 421 422 423 424425426 427 428 ... 887 / 887 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 面试小考题，有图有真相！ ...2 3 4	chris_li 2011-12-27	3112007	hhpingyear 2015-1-2 11:47
[求助] 关于一个移位操作电路的实现	hgd1505570 2014-12-29	72672	dongzi2012 2015-1-1 21:42
[求助] 请教FPGA中建立时间违例的解决方法 ...2	sqqwm 2014-12-12	105807	sqqwm 2015-1-1 21:17
[求助] verilog always综合出来的信号没有经过触发器	Jason_xx 2014-12-30	94550	tobymouse 2015-1-1 13:46
[求助] 求教：：cycloneIV 报以下错误。请问该如何解决这类问题？或者去哪里找答案啊？	shandongtou 2014-12-28	24557	nyz974 2015-1-1 13:14
[资料] Centos 6.5 Win7 双操作系统安装步骤	chenshoujin 2014-12-31	02332	chenshoujin 2014-12-31 21:51
[讨论] 小白求助，一个电路问题 ...2	哎呦达s尔王 2014-12-24	164692	哎呦达s尔王 2014-12-31 20:44
[求助] USB3.0 PC端口异常现象。。求助各位啊。。	icefirelight 2014-12-31	01371	icefirelight 2014-12-31 17:59
[资料] 共享DDR2资料，求高速串口数据校正程序	phoenix_heart 2014-10-13	52591	yangzhuli 2014-12-31 14:13
[求助] verilog DFF reset时赋值问题	muzilinvkouyue 2014-11-5	52638	kakashang 2014-12-31 12:45
[求助] 状态机编码仿真出问题？	Herrywl 2014-12-30	42853	Herrywl 2014-12-31 10:36
[求助] vivado 2013.01只能生成vhdl的block ram的core文件	hongyijia13 2013-8-1	45921	cy_ygs 2014-12-31 10:32
[求助] xilinx RAM使用时，地址比数据慢一拍	浮城记忆 2014-12-29	73502	cy_ygs 2014-12-31 10:19
[求助] Altera FPGA程序封装	topggmq 2014-11-27	32703	cy_ygs 2014-12-31 09:35
[求助] 求IC设计服务器配置	清水一杯 2014-12-29	12464	davisleey 2014-12-30 14:17
[求助] 求助，Chipscope中遇到的奇怪问题 ...2 3	prototyping 2014-4-5	218301	zcjzcj11 2014-12-30 09:03
[求助] 请教一个关于synplify综合约束的问题？	xiao_jie 2010-8-28	84312	flyhouse112 2014-12-29 23:54
[求助] centos synopsys VCS的license	dlb05061131 2013-1-29	35466	yangyuhang 2014-12-29 23:41
[求助] modelsim学习书籍求推荐	vgreen 2014-12-29	31997	hhpingyear 2014-12-29 22:42
[求助] verdi FSDB 波形问题	stone14041 2011-2-26	86435	yansuanxiti 2014-12-29 22:32
[求助] 关于级联PLL后输入时钟和最终输出时钟的相位关系（图）。 ...2	zhuyuefeng2009 2014-12-19	117528	xduryan 2014-12-29 22:24
[原创] ise14.7不能用modelsim10.1a仿真，求解决办法。	vgreen 2014-12-29	22818	flosan 2014-12-29 19:18
[求助] 请教:xilinx 后仿真遇到问题	myhcoco 2014-12-29	01435	myhcoco 2014-12-29 17:03
[原创] 哪位高手提供个modelsim10.0c版本软件的下载连接 - [悬赏 5 信元资产]	vgreen 2014-12-29	22536	freedomistic 2014-12-29 14:15
[讨论] 关于短距离无线通信芯片内部时钟的问题	kadingche111222 2014-12-27	93054	wgej1987 2014-12-29 11:27
[求助] 求教如何在EDK中将程序烧写进flash，谢谢！	1991邂逅1991 2014-12-29	11587	1991邂逅1991 2014-12-29 10:09
[求助] 帧聚合机制的FPGA实现	cyaozeng 2014-12-29	02036	cyaozeng 2014-12-29 10:06
[原创] 利用Verilog hdl实现HDB3码	hangyanxi 2014-12-27	22483	hangyanxi 2014-12-28 10:28
[招聘] 上海安路-国产FPGA 招聘 AE/FAE攻城师	chyeah 2014-10-22	13035	bakelay 2014-12-28 09:55
[转贴] ISE工程关闭后再打开还能接着原来的继续仿真吗	sdhc2012 2014-12-26	12686	liuguangxi 2014-12-27 21:06
[求助] modelsim-se-10.3c	chenlidong 2014-12-26	31233	君莫问 2014-12-27 19:51
[求助] modelsim-se-10.3c	chenlidong 2014-12-26	11063	freedomistic 2014-12-27 17:48
[求助] 关于可综合的VERILOG代码	麦林炮娘 2014-12-22	52413	freedomistic 2014-12-27 17:24
[求助] 求助 quartusII 问题	雪若寒 2014-12-26	21982	freedomistic 2014-12-27 17:20
[求助] 求助：quatus ii 11.0 怎么在一个工程里调用另外一个工程	nizw 2014-12-26	22293	freedomistic 2014-12-27 17:07

1 ... 421 422 423 424425426 427 428 ... 887 / 887 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31037|排名: 14

快速发帖

浏览过的版块

站长推荐 /2