数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31355|排名: 8

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 421 422 423 424425426 427 428 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] （Xilinx）如果某个模块占用了一个3个6输入LUT，那么这三个LUT还能被其他模块调用吗？	unionten 2015-3-8	02543	unionten 2015-3-8 15:16
[求助] aurora使用问题	zhch7777 2015-2-28	53295	sq20150307 2015-3-8 09:20
[求助] windows 下有没有和verdi功能相近的工具	gg9132qq 2015-3-7	02019	gg9132qq 2015-3-7 22:47
[求助] 电源抑制比有没有什么简便算法	独孤阳 2014-8-1	32296	evegwell666 2015-3-7 19:43
[资料] GFP成帧的FPGA实现参考资料	duan_dzj 2012-3-18	53232	evegwell666 2015-3-7 19:39
[求助] 请问如何查找ip核？	VINCENT-XIAO 2015-3-6	43348	VINCENT-XIAO 2015-3-7 19:05
[求助] 求关于PSRR方面的论文和资料	独孤阳 2014-8-1	11664	独孤阳 2015-3-6 22:50
[求助] DC综合面积问题 - [阅读权限 255]	xiaota 2015-3-6	12313	jacobshen 2015-3-6 22:13
[求助] VCS后仿log	lvlingpeng17 2015-3-6	12555	lvlingpeng17 2015-3-6 16:54
[资料] 初学者：MPEG 基础和协议分析指南	debugtcore 2015-2-28	22592	masonson 2015-3-6 15:35
[求助] vivado在impl中报错BUFG不足	schottky163 2015-2-2	56359	liuluren1987 2015-3-6 11:07
[求助] DSP Builder 9.1破解的问题，在线等高手解答 ...2 3	wjfblack 2010-3-17	2914681	xueshizi 2015-3-6 09:56
[求助] 关于fpga仿真的问题	ju610930444 2015-3-3	63302	glace12123 2015-3-6 00:40
[原创] 请教FPGA上如何生成如下两种时钟？ ...2	atlandis 2015-2-2	105360	418478935 2015-3-6 00:35
[求助] 关于AXI总线VALID和READY信号间的关系 ...2	小鸟探戈 2012-10-8	1318757	glace12123 2015-3-6 00:24
[求助] 请教一些FPGA上PCIE的问题	xlfggg 2015-3-5	22238	xduryan 2015-3-5 22:07
[求助] 请问Xilinx Spartan-6 FPGA SP605价格多少合理？	kittysunny 2015-3-5	01420	kittysunny 2015-3-5 12:48
[求助] VCS可以验证FPGA RAMB的INIT初值吗？谢谢	yanpeace 2015-3-5	01844	yanpeace 2015-3-5 10:48
[求助] FIFO	小金豆 2015-3-4	23015	小金豆 2015-3-4 16:31
[求助] hex文件读取	jeer630 2012-10-17	46629	菜鸟小张 2015-3-4 16:07
[求助] fpga新人求教关于时序约束的问题	xiaoyeah 2015-2-26	52676	menghuan313333 2015-3-4 14:19
[求助] 求教Error: (FSM1) Initial state of the FSM is not fully specified (occurrence:1)	出尘入世 2015-3-3	43118	出尘入世 2015-3-4 14:18
[求助] DCM可在线配置吗	abonic 2015-3-3	22272	menghuan313333 2015-3-4 14:09
[求助] 如果一个设计的目标周期是6ns，那么加约束的时候也加6ns吗？（Xilinx）	unionten 2015-3-3	52325	menghuan313333 2015-3-4 14:03
[求助] 大家来帮忙看看为什么FPGA上电不能自动加载PROM里面的程序！	562023030 2011-6-22	49582	kready 2015-3-3 16:14
[求助] S16_FPGA开发板中MICROBLAZE学习中SPI部分的疑问？？？	djqlyy 2015-3-3	11883	djqlyy 2015-3-3 16:01
[求助] isim 寄存器容量上限修改	李有才 2015-3-3	24823	李有才 2015-3-3 14:26
[求助] 对于一个设计，分配端口时候有什么要注意的？	unionten 2015-3-3	12079	arthur_wang_orz 2015-3-3 13:21
[求助] 求一个CRC16_x25 C校验程序~~	sanljd0116 2015-3-3	02750	sanljd0116 2015-3-3 12:36
[求助] 时序报告里如果有保持时间不满足该怎么办？	zhuyuefeng2009 2015-3-1	62650	tao2000 2015-3-2 21:38
[求助] 有调过APTINA MT9P031 CMOS传感器的	godwilldie 2013-2-27	314054	unnamed911 2015-3-2 16:49
[求助] 如果布局布线后有路径的建立时间不满足，怎么通过约束的方法解决？（不修改RTL）	zhuyuefeng2009 2015-3-2	01732	zhuyuefeng2009 2015-3-2 16:15
[求助] 怎么对某个模块在FPGA上的位置进行约束？	zhuyuefeng2009 2015-3-2	01898	zhuyuefeng2009 2015-3-2 16:04
[求助] 综合库中的线载模型问题	nancyjj90 2015-3-2	02026	nancyjj90 2015-3-2 15:01
[求助] vivado 的调试工具ILA抓到的波形可以保存吗？	polozpt 2015-2-2	511031	zzz_999 2015-3-2 00:11

1 ... 421 422 423 424425426 427 428 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31355|排名: 8

快速发帖

浏览过的版块

站长推荐 /2