EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 31146|排名: 9

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 418 419 420 421422423 424 425 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[其它] 咨询FPGA启动可以分哪几种	jiangzhb 2015-1-7	12534	skylikeme 2015-2-4 10:09
[其它] FPGA选型需要考虑哪些方面	jiangzhb 2015-1-7	22658	skylikeme 2015-2-4 10:08
[求助] 请问ise 14.x版本能兼容win7 64系统吗？	ahczqmz 2015-1-1	32677	skylikeme 2015-2-4 10:07
ASIC和ASSP的区别是什么？	chenzhao.ee 2009-5-29	48886	a274420000 2015-2-4 09:54
[求助] 公司想采购一批板子，要国产的求助。	b242309883 2015-1-15	42205	skylikeme 2015-2-4 09:38
[求助] 神牛们，帮我看看Altera FPGA 这两个问题，	pengruojing 2015-2-4	01855	pengruojing 2015-2-4 08:12
[求助] 调试FPGA程序	ladada 2015-2-2	32473	fanpanfeng 2015-2-3 22:42
[求助] 异步FIFO读数据问题 ...2	tcswyy999 2015-1-13	127304	fanpanfeng 2015-2-3 22:35
[求助] ISE Design Suite 14.6 打不开	mori吻刎 2015-2-3	13187	acgoal 2015-2-3 21:53
[求助] aurora 复位reset, gt_reset求助	cornhill 2015-2-2	23719	cornhill 2015-2-3 20:00
[原创] 为什么PCI 64bit的性能只有66MHz呢？	chinahhucai 2015-2-3	32477	xiaojigao 2015-2-3 19:24
[求助] 对矩阵进行三角化的电路怎么设计？	zhuyuefeng2009 2015-2-3	01636	zhuyuefeng2009 2015-2-3 16:06
[求助] library compiler求助	mars_bmx 2013-6-10	44758	陈峰mbsky 2015-2-3 15:16
[求助] y(k)=ay(k-1)+x(k)对应的电路图是这样的吗？	zhuyuefeng2009 2015-2-1	32482	zhuyuefeng2009 2015-2-3 10:03
[原创] 请教	insunshinecn 2015-2-2	12263	liuguangxi 2015-2-2 23:15
[求助] Xilinx Virtex-5中的PLL使用问题	gbsid 2012-10-11	511849	polozpt 2015-2-2 20:20
[求助] AD与FPGA级联相关时序处理问题	lcxi2727 2015-1-29	93477	michxia 2015-2-2 15:04
[求助] 谁知道怎么放宽除法电路的时序（常见的那种，如图，不要用交织）	zhuyuefeng2009 2015-1-31	32251	zhuyuefeng2009 2015-2-2 14:10
[求助] FPGA内部管脚连接	jingboaoyou 2015-2-2	01404	jingboaoyou 2015-2-2 10:26
[求助] 關於VLSI数字信号处理系统：设计与实现	beckham07360736 2010-1-5	43591	tunable_ads 2015-2-1 20:59
[讨论] Xilinx FPGA 怎么做 Power Gating 或者 Clock Gating	ttxs2009 2015-1-31	35301	liuguangxi 2015-2-1 20:53
[讨论] reg的clk gating问题	我擦泪 2015-1-30	64173	ttxs2009 2015-2-1 14:24
[求助] 关于ADFPGA时序处理的相关问题2	lcxi2727 2015-1-31	12534	lcxi2727 2015-1-31 21:49
[求助] 请教，FPGA读写SRAM时序约束	micosin 2015-1-31	02558	micosin 2015-1-31 21:22
[原创] 大家帮下看看这个VHDL代码实现的功能是啥？	micHA 2015-1-29	42429	StrayCat 2015-1-31 19:14
[求助] 如何判断一个离散时间系统是线性还是非线性的（附带的，是时变的还是非时变的）？	zhuyuefeng2009 2015-1-31	02269	zhuyuefeng2009 2015-1-31 14:28
[求助] ASIC中衡量复杂度的单位GE是什么意思？组合逻辑和寄存器的GE应该怎么算？	zhuyuefeng2009 2015-1-30	12219	liuguangxi 2015-1-30 23:29
[求助] 时钟通信时，接口部分能读取到数据，但偶尔出现判定不了上升沿！	n1991i 2015-1-29	63294	tang6111111 2015-1-30 22:38
[求助] MIG控制DDR2，自带仿真文件phy_init_done一直拉低	jie768029 2014-6-29	44611	shirancq 2015-1-30 22:37
[求助] +neg_chk 是什么意思	109010118 2015-1-30	22683	qladxk2008 2015-1-30 21:59
[求助] 加了 (KEEP="TRUE") 前缀，怎么还是被优化了	yangchao1t 2012-10-16	816446	hnuwyf 2015-1-30 10:45
[求助] port xx not found in the connected module	christsong 2015-1-29	13385	christsong 2015-1-29 21:27
[求助] 如何将ISE里面*.v的文件和XPS嵌入的软核一起输出到SDK中？	520810 2014-4-22	63991	shirancq 2015-1-29 21:18
[求助] CRC除法的余数为什么跟普通除法产生的余数不一样	159357a001 2015-1-25	62802	159357a001 2015-1-29 18:42
[讨论] nanosim spice-top仿真	fengzhishang58 2011-4-26	23411	chenniao 2015-1-29 17:32

1 ... 418 419 420 421422423 424 425 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 31146|排名: 9

快速发帖

浏览过的版块

站长推荐 /1