在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[原创] verilog P31014036 2015-2-2 84951 heyitsyou 2015-3-12 17:00
[求助] DC如何使用GTECH库中指定的cell desertpoplar 2014-8-18 33750 ao.xang 2015-3-12 16:51
[求助] JTAG接口的连接问题(了解JTAG接口标准的请进) fanny_haiyun 2015-3-2 22754 heyitsyou 2015-3-12 16:49
[活动] 9月21日赛灵思将联合依元素在武汉举行为期一天的免费培训活动  ...2 jackzhang 2012-9-9 116313 heyitsyou 2015-3-12 16:46
[求助] system verilog 采用modelsim编译类问题 myhedwig 2015-3-4 32635 heyitsyou 2015-3-12 16:44
[原创] Verilog问题 zuonan1985 2015-3-9 32576 heyitsyou 2015-3-12 15:58
[原创] 菜鸟关于verilog中函数调用的问题 lsfzlj 2015-3-7 53422 heyitsyou 2015-3-12 15:56
[原创] 请教,ncprotect atlandis 2015-3-12 01363 atlandis 2015-3-12 15:50
[求助] EDI10破解失败 atlandis 2015-3-11 22080 atlandis 2015-3-12 15:28
[原创] 请教EDI12安装 atlandis 2015-3-10 42352 atlandis 2015-3-12 15:27
[求助] 关于if和case语句  ...2 linghuqiubai 2015-2-15 166197 linghuqiubai 2015-3-12 15:24
[求助] 请删帖 hzqianzebin 2015-3-11 11896 alienwarexie 2015-3-12 13:01
[求助] forte CYNTHESIZER怎么才能吃fpga的库呢 boxer188 2015-3-12 01647 boxer188 2015-3-12 10:24
[求助] 一个时间程序的例子里面的一个信号量的变化不能理解 ZHANGHUAFENG 2015-3-9 43075 xiaolongjiang 2015-3-12 09:50
[求助] 关于emac , GTP,SFP+的问题 king_slasher 2015-3-12 02142 king_slasher 2015-3-12 09:28
[求助] 求助dc中如何修正reset经过组合逻辑之后的fanout tozibam 2015-3-11 12408 cutfor 2015-3-11 20:02
[求助] systemverilog与断言 liu1246661914 2015-3-11 22103 A1985 2015-3-11 18:00
[求助] 哪里有microblaze的demo sgg19964 2015-3-11 12157 gygyg 2015-3-11 15:55
求VLSI数字信号处理系统设计与实现(英文影印版)的电子版  ...2 u571 2008-5-19 146769 huili2011 2015-3-11 15:32
[讨论] ddr2写数据问题 董小三 2015-3-11 11630 ALSIEJ 2015-3-11 15:16
[原创] 请教ncprotect atlandis 2015-3-6 12527 atlandis 2015-3-11 14:41
[求助] MIG仿真如何跳过初始化 linghuqiubai 2015-3-10 32453 linghuqiubai 2015-3-11 09:41
[求助] MEMS电容的verilog A程序 hope斐 2012-7-31 12604 buildgates 2015-3-11 09:39
[求助] block ram的读写 sunnysasha 2015-3-10 01375 sunnysasha 2015-3-10 23:41
[讨论] MEMS电容加速度计的电学模型 hope斐 2012-9-11 22866 buildgates 2015-3-10 21:11
[求助] C8051F120+CY7C68013A输出数据正常输入数据全是0 pupengpu 2014-8-25 13725 pmp1111 2015-3-10 20:21
[原创] 小弟写的台历程序,请各位前辈批评指正 cyberly 2012-10-27 52745 dannychk 2015-3-10 14:58
[求助] 请问各位大声,nios11老师出现”undifine reference to main“是什么原因啊 careywang1991 2015-3-10 01735 careywang1991 2015-3-10 12:51
[求助] 【求助】数字IC设计中那些工具平台的选择 chanjoe525 2015-3-9 12370 towardt 2015-3-10 09:31
[求助] 有“求最大值”的ip核吗? VINCENT-XIAO 2015-3-7 43531 glace12123 2015-3-9 23:44
[求助] 关于AXI接口slave模块的时序验证 huanyangyu 2015-3-7 43584 glace12123 2015-3-9 23:38
[求助] Xilinx FPGA的资源报告里的单词都是什么意思?(加红) zhuyuefeng2009 2015-2-28 36198 fj773 2015-3-9 22:38
不错的论文SIGMA DELTA analog_zyl 2007-6-9 32971 jeffej 2015-3-9 22:12
[解决] chipscope 使用问题 liaolianguiq 2010-1-3 610103 坚脑筋 2015-3-9 19:50
[求助] sigma-delta modulator输入直流的问题 daojianxiaohyf 2012-3-6 23764 jeffej 2015-3-9 16:05
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-31 18:50 , Processed in 0.057481 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块