EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31145|排名: 9

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 416 417 418 419420421 422 423 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 问个时序约束的问题 ...2	pausebreak 2011-2-27	116514	silencex8 2015-2-27 18:41
[原创] 来至芯就业培训，走高薪就业之路！ ...2 3	上海至芯 2015-2-2	2419711	a13adg_ 2015-2-27 17:34
[讨论] 求问信息物理系统(cyber physical system)的发展现状	legend03u8z 2015-2-27	01893	legend03u8z 2015-2-27 17:13
[活动] ddr2在20M频率下能够正常工作吗 ...2	董小三 2015-2-11	114590	bjzhaoxh77 2015-2-27 15:37
[求助] 请问fpga上有实现门控时钟的资源吗	xiaoyeah 2015-2-12	52253	bjzhaoxh77 2015-2-27 15:03
[求助] Xilinx的时钟资源中的BUFGIO2和BUFG有什么区别啊？ ...2	zhuyuefeng2009 2015-2-10	106113	bjzhaoxh77 2015-2-27 14:56
[讨论] DFT相关warning请教	tigerajs 2015-2-27	21505	bjzhaoxh77 2015-2-27 14:53
[求助] 定义枚举类型时，内容不能用not,xor等已有保留字吗？	pinggougou 2015-2-26	53057	jun_dahai 2015-2-27 11:10
[原创] 求FPGA/ARM/MCU嵌入式设计项目	michael_klein 2015-2-27	02201	michael_klein 2015-2-27 10:35
[求助] 关于ddr3里的ACT命令	linghuqiubai 2015-2-16	12533	linghuqiubai 2015-2-27 10:18
[资料] 求CADENCE palladium培训资料	wz_cdj 2014-9-28	32776	gm3g11 2015-2-27 09:51
[求助] ISE里PLL生成的时钟需要加约束吗？	linghuqiubai 2015-2-13	77222	linghuqiubai 2015-2-27 09:09
[求助] 请教一个PCIE 2.0的问题	xduryan 2015-2-26	01739	xduryan 2015-2-26 21:10
[求助] 请问下DFT compiler在插入扫描连的时候怎么指定某部分寄存器而不是全部呢？	sages 2012-5-7	65538	starrymorn 2015-2-26 14:23
[招聘] 上海找FPGA 高手	SHXXJB 2015-2-23	43528	SHXXJB 2015-2-26 11:38
[求助] 使用“Jam STAPL Byte-Code Player version 2.2” 可以下载"JAM_2.0"吗？	works_zzx 2015-2-26	03093	works_zzx 2015-2-26 09:47
做FPGA与ASIC的前途比较？ ...2 3 4 5 6..14	eaglelsb 2009-11-30	13136436	sss08_leon 2015-2-26 09:39
[讨论] 现在有公司会发表论文吗？	Veriart 2015-2-21	93066	glace12123 2015-2-25 21:47
[招聘] KC705 PCIE DMA开发	sherbin 2015-2-25	02659	sherbin 2015-2-25 16:56
[求助] Xilinx Scaler求助	zixuan1982 2013-7-9	44096	yans6 2015-2-24 10:31
[求助] xilinx ZYNQ或者axi总线 v—scaler的为什么没有数据出来？	legend198908 2014-11-6	11866	yans6 2015-2-24 09:41
[求助] editing location assignment is not successful the pin is already assigned，	Lynn3080 2015-2-15	18618	jarodz 2015-2-23 21:30
有做过usb host controller或2.0hub的高人吗？求助请进！！	gentlegnat 2006-9-12	44278	pmp1111 2015-2-23 20:02
[求助] LEDA 201003在centos 5.3不能启动问题	squirrel_216 2015-2-17	12600	squirrel_216 2015-2-20 12:58
[求助] dc 在一个路径中插入一些延时单元的方法？	nbuzs 2015-2-15	33289	xiaolongjiang 2015-2-18 10:47
[求助] 可以用全局时钟驱动网线吗，为什么报错说会增加延迟？	zhuyuefeng2009 2015-2-16	12176	jun_dahai 2015-2-17 15:41
[求助] 镁光Flash页编程如果不按页的顺序编程,会有什么问题?	挂在天边的鱼 2015-2-11	53446	rvnistelrooy 2015-2-15 17:28
[讨论] 将bdf文件转换为verilog后结果变化	albert_shao 2015-2-13	14513	albert_shao 2015-2-15 11:27
[求助] 像这张图怎么加偏移约束？加了之后会有什么效果？	zhuyuefeng2009 2015-2-14	22424	zhuyuefeng2009 2015-2-14 20:47
[求助] EDK怎么设置可以能自动生成UCF的模板	djqlyy 2015-2-14	12043	polozpt 2015-2-14 14:44
[原创] FPGA入门：第一个工程实例之工程创建	特权fpga 2015-2-12	41996	807515zheng 2015-2-13 21:17
[求助] 我想用Spartan6里面的PLL原语，文档里有两个然后在器件视图中只发现一个	zhuyuefeng2009 2015-2-13	01301	zhuyuefeng2009 2015-2-13 16:57
[求助] 求大神ASE 128 bits算法Mixcolumn程序	Manonthemoon 2015-2-13	21907	songchao236 2015-2-13 13:50
[求助] 请问quartus11.0 能和modelsim 10.1 对接吗	yeshijie 2015-2-12	31774	yeshijie 2015-2-12 23:14
[求助] 大神们，请教一下，VIVADO中怎么设置管脚是否用IOB的寄存器？	Saralala 2015-2-12	05837	Saralala 2015-2-12 11:02

1 ... 416 417 418 419420421 422 423 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31145|排名: 9

快速发帖

浏览过的版块

站长推荐 /1