在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] 诚心求教一个用延时的时钟采样的设计  ...2 xiaoyeah 2015-2-27 185095 xiaolongjiang 2015-2-28 09:02
[求助] MICROBLAZE中用的差分时钟,我电路给FPGA提供的是单端时钟! djqlyy 2015-2-26 52959 djqlyy 2015-2-28 08:59
[求助] MICROBLAZE中DDR的问题? djqlyy 2015-2-26 22963 RichKoala 2015-2-27 23:01
[求助] 在看《fpga设计实战》这本书,遇到没见过的语法 pinggougou 2015-2-27 12416 RichKoala 2015-2-27 20:30
[求助] 求几篇英文论文,非常感谢!! chen.terry 2015-2-27 02565 chen.terry 2015-2-27 19:22
[求助] 问个时序约束的问题  ...2 pausebreak 2011-2-27 116613 silencex8 2015-2-27 18:41
[原创] 来至芯就业培训,走高薪就业之路!  ...23 上海至芯 2015-2-2 2419927 a13adg_ 2015-2-27 17:34
[讨论] 求问信息物理系统(cyber physical system)的发展现状 legend03u8z 2015-2-27 01922 legend03u8z 2015-2-27 17:13
[活动] ddr2在20M频率下能够正常工作吗  ...2 董小三 2015-2-11 114680 bjzhaoxh77 2015-2-27 15:37
[求助] 请问fpga上有实现门控时钟的资源吗 xiaoyeah 2015-2-12 52312 bjzhaoxh77 2015-2-27 15:03
[求助] Xilinx的时钟资源中的BUFGIO2和BUFG有什么区别啊?  ...2 zhuyuefeng2009 2015-2-10 106174 bjzhaoxh77 2015-2-27 14:56
[讨论] DFT相关warning请教 tigerajs 2015-2-27 21532 bjzhaoxh77 2015-2-27 14:53
[求助] 定义枚举类型时,内容不能用not,xor等已有保留字吗? pinggougou 2015-2-26 53110 jun_dahai 2015-2-27 11:10
[原创] 求FPGA/ARM/MCU嵌入式设计项目 michael_klein 2015-2-27 02252 michael_klein 2015-2-27 10:35
[求助] 关于ddr3里的ACT命令 linghuqiubai 2015-2-16 12582 linghuqiubai 2015-2-27 10:18
[资料] 求CADENCE palladium培训资料 wz_cdj 2014-9-28 32828 gm3g11 2015-2-27 09:51
[求助] ISE里PLL生成的时钟需要加约束吗? linghuqiubai 2015-2-13 77284 linghuqiubai 2015-2-27 09:09
[求助] 请教一个PCIE 2.0的问题 xduryan 2015-2-26 01785 xduryan 2015-2-26 21:10
[求助] 请问下DFT compiler在插入扫描连的时候怎么指定某部分寄存器而不是全部呢? sages 2012-5-7 65587 starrymorn 2015-2-26 14:23
[招聘] 上海找FPGA 高手 SHXXJB 2015-2-23 43591 SHXXJB 2015-2-26 11:38
[求助] 使用“Jam STAPL Byte-Code Player version 2.2” 可以下载"JAM_2.0"吗? works_zzx 2015-2-26 03129 works_zzx 2015-2-26 09:47
做FPGA与ASIC的前途比较?  ...23456..14 eaglelsb 2009-11-30 13137009 sss08_leon 2015-2-26 09:39
[讨论] 现在有公司会发表论文吗? Veriart 2015-2-21 93155 glace12123 2015-2-25 21:47
[招聘] KC705 PCIE DMA开发 sherbin 2015-2-25 02692 sherbin 2015-2-25 16:56
[求助] Xilinx Scaler求助 zixuan1982 2013-7-9 44162 yans6 2015-2-24 10:31
[求助] xilinx ZYNQ或者axi总线 v—scaler的为什么没有数据出来? legend198908 2014-11-6 11886 yans6 2015-2-24 09:41
[求助] editing location assignment is not successful the pin is already assigned, Lynn3080 2015-2-15 18693 jarodz 2015-2-23 21:30
有做过usb host controller或2.0hub的高人吗?求助请进!! gentlegnat 2006-9-12 44360 pmp1111 2015-2-23 20:02
[求助] LEDA 201003在centos 5.3不能启动问题 squirrel_216 2015-2-17 12635 squirrel_216 2015-2-20 12:58
[求助] dc 在一个路径中插入一些延时单元的方法? nbuzs 2015-2-15 33330 xiaolongjiang 2015-2-18 10:47
[求助] 可以用全局时钟驱动网线吗,为什么报错说会增加延迟? zhuyuefeng2009 2015-2-16 12213 jun_dahai 2015-2-17 15:41
[求助] 镁光Flash页编程如果不按页的顺序编程,会有什么问题? 挂在天边的鱼 2015-2-11 53524 rvnistelrooy 2015-2-15 17:28
[讨论] 将bdf文件转换为verilog后结果变化 albert_shao 2015-2-13 14552 albert_shao 2015-2-15 11:27
[求助] 像这张图怎么加偏移约束?加了之后会有什么效果? zhuyuefeng2009 2015-2-14 22466 zhuyuefeng2009 2015-2-14 20:47
[求助] EDK怎么设置 可以能自动生成UCF的模板 djqlyy 2015-2-14 12078 polozpt 2015-2-14 14:44
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-10-5 05:45 , Processed in 0.053839 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块