在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: 求学求知

[求助] Xilinx的PLL问题

[复制链接]
 楼主| 发表于 2015-3-24 23:02:14 | 显示全部楼层
回复 9# gg9132qq


   谢谢啊!本来想调用PLL,这样省的自己来调整输出信号的频率和相位了,看来得自己构造了
回复 支持 反对

使用道具 举报

发表于 2015-3-25 08:59:10 | 显示全部楼层
回复 10# 求学求知


   5k的时钟没必要,你自己咋弄pll,那么复杂。5k时钟用计数器分频产生就可以了,没必要输入与输出时钟相位相同,时序裕量完全满足。
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-7 05:14 , Processed in 0.015150 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表