EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31145|排名: 9

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 415 416 417 418419420 421 422 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 关于fpga仿真的问题	ju610930444 2015-3-3	63057	glace12123 2015-3-6 00:40
[原创] 请教FPGA上如何生成如下两种时钟？ ...2	atlandis 2015-2-2	104990	418478935 2015-3-6 00:35
[求助] 关于AXI总线VALID和READY信号间的关系 ...2	小鸟探戈 2012-10-8	1318154	glace12123 2015-3-6 00:24
[求助] 请教一些FPGA上PCIE的问题	xlfggg 2015-3-5	22076	xduryan 2015-3-5 22:07
[求助] 请问Xilinx Spartan-6 FPGA SP605价格多少合理？	kittysunny 2015-3-5	01346	kittysunny 2015-3-5 12:48
[求助] VCS可以验证FPGA RAMB的INIT初值吗？谢谢	yanpeace 2015-3-5	01667	yanpeace 2015-3-5 10:48
[求助] FIFO	小金豆 2015-3-4	22787	小金豆 2015-3-4 16:31
[求助] hex文件读取	jeer630 2012-10-17	46480	菜鸟小张 2015-3-4 16:07
[求助] fpga新人求教关于时序约束的问题	xiaoyeah 2015-2-26	52535	menghuan313333 2015-3-4 14:19
[求助] 求教Error: (FSM1) Initial state of the FSM is not fully specified (occurrence:1)	出尘入世 2015-3-3	42880	出尘入世 2015-3-4 14:18
[求助] DCM可在线配置吗	abonic 2015-3-3	22099	menghuan313333 2015-3-4 14:09
[求助] 如果一个设计的目标周期是6ns，那么加约束的时候也加6ns吗？（Xilinx）	unionten 2015-3-3	52189	menghuan313333 2015-3-4 14:03
[求助] 大家来帮忙看看为什么FPGA上电不能自动加载PROM里面的程序！	562023030 2011-6-22	49369	kready 2015-3-3 16:14
[求助] S16_FPGA开发板中MICROBLAZE学习中SPI部分的疑问？？？	djqlyy 2015-3-3	11775	djqlyy 2015-3-3 16:01
[求助] isim 寄存器容量上限修改	李有才 2015-3-3	24596	李有才 2015-3-3 14:26
[求助] 对于一个设计，分配端口时候有什么要注意的？	unionten 2015-3-3	11914	arthur_wang_orz 2015-3-3 13:21
[求助] 求一个CRC16_x25 C校验程序~~	sanljd0116 2015-3-3	02673	sanljd0116 2015-3-3 12:36
[求助] 时序报告里如果有保持时间不满足该怎么办？	zhuyuefeng2009 2015-3-1	62484	tao2000 2015-3-2 21:38
[求助] 有调过APTINA MT9P031 CMOS传感器的	godwilldie 2013-2-27	313852	unnamed911 2015-3-2 16:49
[求助] 如果布局布线后有路径的建立时间不满足，怎么通过约束的方法解决？（不修改RTL）	zhuyuefeng2009 2015-3-2	01675	zhuyuefeng2009 2015-3-2 16:15
[求助] 怎么对某个模块在FPGA上的位置进行约束？	zhuyuefeng2009 2015-3-2	01705	zhuyuefeng2009 2015-3-2 16:04
[求助] 综合库中的线载模型问题	nancyjj90 2015-3-2	01854	nancyjj90 2015-3-2 15:01
[求助] vivado 的调试工具ILA抓到的波形可以保存吗？	polozpt 2015-2-2	510733	zzz_999 2015-3-2 00:11
[求助] insert pipeline in task	shaweikang1984 2015-2-28	22243	glace12123 2015-3-2 00:00
[转帖]Mentor ---ASIC /SOC 设计工具介绍 ...2 3 4 5	一声叹息 2004-9-21	4115033	jeffej 2015-3-1 17:44
[求助] 有谁知道VCS如何编译xilinx的仿真库,用于后仿和IP核的仿真?	cxq1846 2015-3-1	01850	cxq1846 2015-3-1 10:43
[求助] 如果在ISE中嵌入MICROBLAZE核的话，怎么下载程序	djqlyy 2015-2-28	22175	djqlyy 2015-2-28 16:56
[求助] 基于EDK的SD卡读写出现：region `ilmb_cntlr_dlmb_cntlr' overflowed by 41240 bytes	lb_Mvp 2013-10-10	17078	djqlyy 2015-2-28 16:22
[求助] IPQAM中的PCR使用FPGA如何实现呢。	david_bang 2015-2-28	01591	david_bang 2015-2-28 12:40
[求助] ** Fatal: (SIGSEGV) Bad handle or reference	david_bang 2015-2-28	12952	david_bang 2015-2-28 12:37
[求助] 诚心求教一个用延时的时钟采样的设计 ...2	xiaoyeah 2015-2-27	184994	xiaolongjiang 2015-2-28 09:02
[求助] MICROBLAZE中用的差分时钟，我电路给FPGA提供的是单端时钟！	djqlyy 2015-2-26	52917	djqlyy 2015-2-28 08:59
[求助] MICROBLAZE中DDR的问题？	djqlyy 2015-2-26	22913	RichKoala 2015-2-27 23:01
[求助] 在看《fpga设计实战》这本书，遇到没见过的语法	pinggougou 2015-2-27	12362	RichKoala 2015-2-27 20:30
[求助] 求几篇英文论文，非常感谢！！	chen.terry 2015-2-27	02518	chen.terry 2015-2-27 19:22

1 ... 415 416 417 418419420 421 422 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31145|排名: 9

快速发帖

浏览过的版块

站长推荐 /1