数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 31038|排名: 14

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 415 416 417 418419420 421 422 ... 887 / 887 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] library compiler求助	mars_bmx 2013-6-10	44620	陈峰mbsky 2015-2-3 15:16
[求助] y(k)=ay(k-1)+x(k)对应的电路图是这样的吗？	zhuyuefeng2009 2015-2-1	32345	zhuyuefeng2009 2015-2-3 10:03
[原创] 请教	insunshinecn 2015-2-2	12168	liuguangxi 2015-2-2 23:15
[求助] Xilinx Virtex-5中的PLL使用问题	gbsid 2012-10-11	511707	polozpt 2015-2-2 20:20
[求助] AD与FPGA级联相关时序处理问题	lcxi2727 2015-1-29	93285	michxia 2015-2-2 15:04
[求助] 谁知道怎么放宽除法电路的时序（常见的那种，如图，不要用交织）	zhuyuefeng2009 2015-1-31	32148	zhuyuefeng2009 2015-2-2 14:10
[求助] FPGA内部管脚连接	jingboaoyou 2015-2-2	01375	jingboaoyou 2015-2-2 10:26
[求助] 關於VLSI数字信号处理系统：设计与实现	beckham07360736 2010-1-5	43465	tunable_ads 2015-2-1 20:59
[讨论] Xilinx FPGA 怎么做 Power Gating 或者 Clock Gating	ttxs2009 2015-1-31	35143	liuguangxi 2015-2-1 20:53
[讨论] reg的clk gating问题	我擦泪 2015-1-30	63965	ttxs2009 2015-2-1 14:24
[求助] 关于ADFPGA时序处理的相关问题2	lcxi2727 2015-1-31	12393	lcxi2727 2015-1-31 21:49
[求助] 请教，FPGA读写SRAM时序约束	micosin 2015-1-31	02398	micosin 2015-1-31 21:22
[原创] 大家帮下看看这个VHDL代码实现的功能是啥？	micHA 2015-1-29	42276	StrayCat 2015-1-31 19:14
[求助] 如何判断一个离散时间系统是线性还是非线性的（附带的，是时变的还是非时变的）？	zhuyuefeng2009 2015-1-31	02241	zhuyuefeng2009 2015-1-31 14:28
[求助] ASIC中衡量复杂度的单位GE是什么意思？组合逻辑和寄存器的GE应该怎么算？	zhuyuefeng2009 2015-1-30	12180	liuguangxi 2015-1-30 23:29
[求助] 时钟通信时，接口部分能读取到数据，但偶尔出现判定不了上升沿！	n1991i 2015-1-29	63153	tang6111111 2015-1-30 22:38
[求助] MIG控制DDR2，自带仿真文件phy_init_done一直拉低	jie768029 2014-6-29	44486	shirancq 2015-1-30 22:37
[求助] +neg_chk 是什么意思	109010118 2015-1-30	22566	qladxk2008 2015-1-30 21:59
[求助] 加了 (KEEP="TRUE") 前缀，怎么还是被优化了	yangchao1t 2012-10-16	816256	hnuwyf 2015-1-30 10:45
[求助] port xx not found in the connected module	christsong 2015-1-29	13248	christsong 2015-1-29 21:27
[求助] 如何将ISE里面*.v的文件和XPS嵌入的软核一起输出到SDK中？	520810 2014-4-22	63857	shirancq 2015-1-29 21:18
[求助] CRC除法的余数为什么跟普通除法产生的余数不一样	159357a001 2015-1-25	62649	159357a001 2015-1-29 18:42
[讨论] nanosim spice-top仿真	fengzhishang58 2011-4-26	23271	chenniao 2015-1-29 17:32
[求助] 将VLSI的书上说的replication什么意思？	zhuyuefeng2009 2015-1-29	11499	zhuyuefeng2009 2015-1-29 16:46
请教LVTTL与LVCMOS区别 ...2	zhdang 2004-7-19	1214773	fwfjndx 2015-1-29 16:46
[求助] 请问怎么判断以太网数据帧何时结束？ ...2	123zxc123 2011-1-12	1110582	05103028 2015-1-29 15:35
[求助] 请教一个关于Xilinx pcie的问题	xduryan 2015-1-27	22094	eaglelsb 2015-1-29 14:10
[求助] 哪位大神再做乘法器，小妹为了毕业求帮助呀！！！~	sijk 2014-11-27	93711	icie 2015-1-29 12:43
[求助] 关于spartan6 srio的问题	gygyg 2015-1-26	63711	gygyg 2015-1-29 11:49
[求助] 请问qualtus2里面带不带cordic的IP core？	wandergone 2010-12-26	12480	wandergone 2015-1-29 10:03
[求助] 相同模块例化成ABC三相给同样的输入而输出得到了不同的结果 ...2	lhg09@qq.com 2015-1-23	144943	教父 2015-1-28 20:43
[求助] 大家觉得数字前端还是FPGA	lijuanwei 2015-1-28	22889	lijuanwei 2015-1-28 19:46
[求助] DC综合问题	djsly4321 2015-1-28	22548	djsly4321 2015-1-28 18:28
[求助] 求助如何判断verilog的parameter的值	zsftm 2014-3-26	56521	zsk_nuaa 2015-1-28 17:30
[求助] FPGA没反应 ...2	xianrui1989 2012-8-9	157133	liang418113611 2015-1-28 17:02

1 ... 415 416 417 418419420 421 422 ... 887 / 887 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 31038|排名: 14

快速发帖

浏览过的版块

站长推荐 /1