在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[求助] ISE里PLL生成的时钟需要加约束吗? linghuqiubai 2015-2-13 77019 linghuqiubai 2015-2-27 09:09
[求助] 请教一个PCIE 2.0的问题 xduryan 2015-2-26 01620 xduryan 2015-2-26 21:10
[求助] 请问下DFT compiler在插入扫描连的时候怎么指定某部分寄存器而不是全部呢? sages 2012-5-7 65330 starrymorn 2015-2-26 14:23
[招聘] 上海找FPGA 高手 SHXXJB 2015-2-23 43325 SHXXJB 2015-2-26 11:38
[求助] 使用“Jam STAPL Byte-Code Player version 2.2” 可以下载"JAM_2.0"吗? works_zzx 2015-2-26 02967 works_zzx 2015-2-26 09:47
做FPGA与ASIC的前途比较?  ...23456..14 eaglelsb 2009-11-30 13134442 sss08_leon 2015-2-26 09:39
[讨论] 现在有公司会发表论文吗? attach_img Veriart 2015-2-21 92910 glace12123 2015-2-25 21:47
[招聘] KC705 PCIE DMA开发 sherbin 2015-2-25 02509 sherbin 2015-2-25 16:56
[求助] Xilinx Scaler求助 attach_img zixuan1982 2013-7-9 43917 yans6 2015-2-24 10:31
[求助] xilinx ZYNQ或者axi总线 v—scaler的为什么没有数据出来? legend198908 2014-11-6 11829 yans6 2015-2-24 09:41
[求助] editing location assignment is not successful the pin is already assigned, Lynn3080 2015-2-15 18422 jarodz 2015-2-23 21:30
有做过usb host controller或2.0hub的高人吗?求助请进!! gentlegnat 2006-9-12 44137 pmp1111 2015-2-23 20:02
[求助] LEDA 201003在centos 5.3不能启动问题 attach_img squirrel_216 2015-2-17 12444 squirrel_216 2015-2-20 12:58
[求助] dc 在一个路径中插入一些延时单元的方法? nbuzs 2015-2-15 33157 xiaolongjiang 2015-2-18 10:47
[求助] 可以用全局时钟驱动网线吗,为什么报错说会增加延迟? zhuyuefeng2009 2015-2-16 12091 jun_dahai 2015-2-17 15:41
[求助] 镁光Flash页编程如果不按页的顺序编程,会有什么问题? 挂在天边的鱼 2015-2-11 53265 rvnistelrooy 2015-2-15 17:28
[讨论] 将bdf文件转换为verilog后结果变化 albert_shao 2015-2-13 14356 albert_shao 2015-2-15 11:27
[求助] 像这张图怎么加偏移约束?加了之后会有什么效果? attach_img zhuyuefeng2009 2015-2-14 22290 zhuyuefeng2009 2015-2-14 20:47
[求助] EDK怎么设置 可以能自动生成UCF的模板 attach_img djqlyy 2015-2-14 11935 polozpt 2015-2-14 14:44
[原创] FPGA入门:第一个工程实例之工程创建 attach_img 特权fpga 2015-2-12 41827 807515zheng 2015-2-13 21:17
[求助] 我想用Spartan6里面的PLL原语,文档里有两个然后在器件视图中只发现一个 zhuyuefeng2009 2015-2-13 01275 zhuyuefeng2009 2015-2-13 16:57
[求助] 求大神ASE 128 bits算法Mixcolumn程序 Manonthemoon 2015-2-13 21780 songchao236 2015-2-13 13:50
[求助] 请问quartus11.0 能和modelsim 10.1 对接吗 yeshijie 2015-2-12 31668 yeshijie 2015-2-12 23:14
[求助] 大神们,请教一下,VIVADO中怎么设置管脚是否用IOB的寄存器? attach_img Saralala 2015-2-12 05756 Saralala 2015-2-12 11:02
[求助] 为什么不能用RTL代码+SDF文件进行时序仿真 ju610930444 2015-2-11 22348 ju610930444 2015-2-12 09:42
[求助] 关于ise仿真的问题 linghuqiubai 2015-2-10 52065 polozpt 2015-2-11 20:50
[求助] FPGA器件选型与极限频率有关吗? samanthall 2015-2-9 32242 steven_794 2015-2-11 18:02
[求助] 用FPGA怎么实现接收和发送429总线啊? 飞天花雨 2015-2-7 32668 kemi 2015-2-11 13:51
[求助] cdc 和 sta 区别 junglec 2015-2-10 22370 418478935 2015-2-11 01:45
[讨论]在国外学VLSI,回国发展有前途吗?  ...2345 mayberain 2008-10-21 4522657 glace12123 2015-2-10 21:04
[讨论] 来,坐下聊两句~  ...2 sewer_ninja 2015-1-30 115474 glace12123 2015-2-10 20:58
[求助] 请教两个今天遇到的面试问题,谢谢 hfyfpga 2014-12-17 63554 109010118 2015-2-10 20:45
[求助] 谁知道这些软件都是做什么用呢?图 attach_img zhuyuefeng2009 2015-2-10 01239 zhuyuefeng2009 2015-2-10 19:25
[求助] quartus器件安装问题 从这一刻信仰 2015-2-9 01595 从这一刻信仰 2015-2-9 20:38
悬赏 [解决] 求CPLD开发!!! - [悬赏 3000 信元资产] xj311 2015-2-9 02827 xj311 2015-2-9 09:48
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-24 14:42 , Processed in 0.043820 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块