在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
modelsim在调用DDR2模型仿真 cy_sunning 2008-12-4 910121 RunningA 2015-3-20 17:03
[求助] 代码问题求解 小金豆 2015-3-17 82823 smallro 2015-3-20 14:38
[求助] 有没有什么约束能让输出对齐?(UCF约束) linghuqiubai 2015-3-18 42779 smallro 2015-3-20 14:38
[求助] vhdl实现ieee1588协议 - [悬赏 10 信元资产] colin354 2015-3-20 02469 colin354 2015-3-20 10:48
[求助] vc707 pcie 8x GEN2 仿真求助 elotb123 2015-3-20 02197 elotb123 2015-3-20 10:07
[求助] ISE综合报告怎么查看? pqqkwp 2014-6-19 65274 frank_chen203 2015-3-20 00:27
[求助] modelsim编译库问题 xukawendi 2015-3-12 12223 xduryan 2015-3-19 23:32
[求助] xinlinx central DMA的xdmacentral_low_level_example.c 令狐戥 2015-3-19 02083 令狐戥 2015-3-19 18:33
[求助] 求推荐SystemVerilog与验证的入门书籍,谢谢了! gateway91 2015-3-18 11489 huangxjmail 2015-3-19 16:46
[求助] ise 13.1支持的matlab版本是什么 graceliu1973 2013-1-15 63271 EMCCD 2015-3-19 16:28
[求助] ISE在map过程中的错误 htj844575037 2014-9-17 32429 EMCCD 2015-3-19 16:08
[原创] 重开贴,推荐自己做的x家下载线 silenuszhi 2015-3-17 12279 Student 2015-3-19 16:01
[求助] ISE中关于不同PLL的区别 christsong 2015-2-3 33138 EMCCD 2015-3-19 15:56
[求助] 困扰问题:相同的代码在Q6.0和Q9.1中,出来的结果不一致 awen_whz 2015-3-19 01672 awen_whz 2015-3-19 15:09
[求助] 关于CRC编解码的问题 IC.Michael 2015-3-18 22902 IC.Michael 2015-3-19 11:37
[原创] 基于FPGA的NoC通信节点设计 luchuyu 2015-3-19 01671 luchuyu 2015-3-19 10:35
[原创] QuartusII14.1的安装不到windows xp操作系统上? senlin1 2015-3-12 53969 ozhobby 2015-3-19 09:49
[讨论] 反馈时钟 董小三 2015-3-18 22659 董小三 2015-3-19 08:05
[求助] 大家做过数字预失真吗 ut1000 2013-2-25 42270 wdhruien 2015-3-18 22:06
[求助] 请教一句代码是什么意思? waver412 2015-3-11 22186 花涛 2015-3-18 16:46
[求助] modelsim 后仿出错 zengshaoqing 2015-3-18 01946 zengshaoqing 2015-3-18 16:24
[求助] 超前进位加法器求问 towardt 2015-3-18 12155 towardt 2015-3-18 15:29
[求助] 一个数字电路设计面试问题,大家来看看 zkjiang 2015-3-13 74585 star890812 2015-3-18 11:08
[求助] 请教IC615的安装 atlandis 2015-3-4 62013 atlandis 2015-3-18 10:14
[求助] 请教nc verilog软件 atlandis 2015-3-4 42188 atlandis 2015-3-18 10:13
[求助] 请教encounter8.1是否安装ncprotect? atlandis 2015-3-12 11115 atlandis 2015-3-18 10:11
[求助] NCverilog问题 yuanjiahong 2015-3-17 12376 A1985 2015-3-18 09:06
[原创] 求助:synopsys design_ware的IP综合问题 chenzhao.ee 2011-4-8 89137 土豆烧牛肉WOW 2015-3-18 09:03
[求助] NCverilog问题 yuanjiahong 2015-3-17 12230 muzilinvkouyue 2015-3-18 08:53
[求助] Xilinx FPGA的JTAG配置方式和PROM配置方式的问题 xiamengxtu 2014-10-11 56020 icey09 2015-3-18 08:16
[原创] 我想用verilog编写一个求信号功率的程序 xuxu109 2015-3-17 01947 xuxu109 2015-3-17 21:43
[求助] altera器件兼容性问题 sea_83 2015-3-17 02192 sea_83 2015-3-17 18:12
[求助] 25个输入数据需要求前N个最大值(有序),FPGA怎么实现比较好 VINCENT-XIAO 2015-3-17 12132 A1985 2015-3-17 16:37
[求助] xilinx边界扫描 无法扫描到硬件 是什么问题? dushuaihu 2015-3-17 02269 dushuaihu 2015-3-17 11:09
[求助] 想从FPGA切入到IC设计工作,不知道我应该为了面试看点什么书 dongzhiL332 2015-3-17 11851 richardxingxing 2015-3-17 09:43
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-10-5 09:13 , Processed in 0.054970 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块