EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 31146|排名: 9

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 413 414 415 416417418 419 420 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 做超声相控阵测距 FPGA怎么选择	darksnipers 2015-3-14	22450	alienwarexie 2015-3-15 14:22
[求助] 求助！关于FPGA和DSP之间的SRIO互连问题！请各位大神指点！	mangge232 2013-4-9	57321	zqlxinyu 2015-3-15 14:21
[求助] 在RHEL6.4上安装quartus13.0时.run文件运行不起来	海阔天空hou 2014-12-22	22074	不死的火焰 2015-3-15 12:26
[求助] ncverilog可以仿vhdl吗 ...2	wumingxuer 2013-3-1	116142	maxstone 2015-3-15 12:01
[求助] 关于DE1-SOC地址访问问题	cceejrl 2015-3-15	02318	cceejrl 2015-3-15 10:24
[求助] 数字移相电路	ctheseus 2015-3-9	52442	xiaolongjiang 2015-3-15 09:29
[求助] 处理器的通过率	lvfeihi 2015-3-14	01955	lvfeihi 2015-3-14 22:55
[求助] 今天一家公司的笔试题目（数字IC前端）请教 ...2 3	hfyfpga 2014-10-25	298509	zzsok 2015-3-14 22:10
[求助] 高速电路和低速电路再设计时思维上最大的不同是什么	我擦泪 2015-3-13	22570	我擦泪 2015-3-14 10:40
[求助] 请教PCI9054读写的问题，求大神帮忙	nightwish127 2013-8-5	24173	yuejianmin 2015-3-13 13:05
[求助] Verilog综合遇到的这样的警告如何处理	小金豆 2015-2-11	93243	418478935 2015-3-12 23:06
[求助] 菜鸟请教切割流水线问题	我擦泪 2015-3-1	82598	418478935 2015-3-12 22:33
[求助] FPGA里面怎么实现时钟可调呢？	walkingsun 2015-3-6	42389	418478935 2015-3-12 22:33
[求助] verilog 模块之间数据共享问题？--拜年啦 ...2	VINCENT-XIAO 2015-2-17	178859	dada021 2015-3-12 21:05
[求助] verilog面试该怎么准备？ ...2	careywang1991 2015-1-12	146503	dada021 2015-3-12 21:04
[求助] VHDL 语言中如何不增加端口而直接把底层文件的端口引上来	downeysoul 2015-3-6	52983	polozpt 2015-3-12 20:55
[求助] 关于AHB的burst类型，有点问题请教。	幻想我存在 2015-3-12	01700	幻想我存在 2015-3-12 19:48
[求助] 在28nm以下这种工艺中，哪种功耗是占最大比例的啊	我擦泪 2015-3-11	32036	我擦泪 2015-3-12 19:14
[原创] verilog	P31014036 2015-2-2	84674	heyitsyou 2015-3-12 17:00
[求助] DC如何使用GTECH库中指定的cell	desertpoplar 2014-8-18	33635	ao.xang 2015-3-12 16:51
[求助] JTAG接口的连接问题（了解JTAG接口标准的请进）	fanny_haiyun 2015-3-2	22645	heyitsyou 2015-3-12 16:49
[活动] 9月21日赛灵思将联合依元素在武汉举行为期一天的免费培训活动 ...2	jackzhang 2012-9-9	116184	heyitsyou 2015-3-12 16:46
[求助] system verilog 采用modelsim编译类问题	myhedwig 2015-3-4	32553	heyitsyou 2015-3-12 16:44
[原创] Verilog问题	zuonan1985 2015-3-9	32485	heyitsyou 2015-3-12 15:58
[原创] 菜鸟关于verilog中函数调用的问题	lsfzlj 2015-3-7	53299	heyitsyou 2015-3-12 15:56
[原创] 请教，ncprotect	atlandis 2015-3-12	01339	atlandis 2015-3-12 15:50
[求助] EDI10破解失败	atlandis 2015-3-11	21992	atlandis 2015-3-12 15:28
[原创] 请教EDI12安装	atlandis 2015-3-10	42277	atlandis 2015-3-12 15:27
[求助] 关于if和case语句 ...2	linghuqiubai 2015-2-15	165909	linghuqiubai 2015-3-12 15:24
[求助] 请删帖	hzqianzebin 2015-3-11	11834	alienwarexie 2015-3-12 13:01
[求助] forte CYNTHESIZER怎么才能吃fpga的库呢	boxer188 2015-3-12	01591	boxer188 2015-3-12 10:24
[求助] 一个时间程序的例子里面的一个信号量的变化不能理解	ZHANGHUAFENG 2015-3-9	42966	xiaolongjiang 2015-3-12 09:50
[求助] 关于emac ， GTP,SFP+的问题	king_slasher 2015-3-12	02058	king_slasher 2015-3-12 09:28
[求助] 求助dc中如何修正reset经过组合逻辑之后的fanout	tozibam 2015-3-11	12326	cutfor 2015-3-11 20:02
[求助] systemverilog与断言	liu1246661914 2015-3-11	21992	A1985 2015-3-11 18:00

1 ... 413 414 415 416417418 419 420 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 31146|排名: 9

快速发帖

浏览过的版块

站长推荐 /1