关于FPGA CPLD运用jtag固话程序时的具体过程。

insunshinecn · 发表于 2015-4-7 14:37:24

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

最近对JTAG通过SFL和amsi下载到FLASH具体过程有很多疑惑，主要疑惑的问题有几个，
1：当JIC文件下载时，JIC文件中包含了要下载的目标FLASH型号，这样JTAG先配置FPGA，在FPGA内生成与目标FLASH通讯的IP，然后将配置信息通过SFL和amsi写入目标FLASH，这点没问题，疑惑：在FPGA启动时，FPGA内部是没有与FLASH的接口IP的，怎么读取的FLASH信息呢。
2：在CPLD中的eeprom到底是什么结构的，我看里面是有CFM和UFM，这两个是怎么划分的？我在程序中可用的flash空间是哪块？我的POF文件信息又是怎么进入这块CFM空间的？欢迎大家解惑，交流

insunshinecn · 发表于 2015-4-7 14:45:09

顶。。。。。。。。。。。。

insunshinecn · 发表于 2015-4-7 16:22:26

顶。。。。。。。。。

insunshinecn · 发表于 2015-4-7 17:19:23

...............

kyodshee · 发表于 2015-4-8 08:14:46

頂..............................在頂

insunshinecn · 发表于 2015-4-8 15:08:23

..不信没大神知道

paraself · 发表于 2015-4-8 20:06:33

学习一下，谢谢啦

tady_tanhc · 发表于 2015-4-10 20:51:06

肯定会有人知道

shuimu888 · 发表于 2015-4-10 21:35:32

顶顶！！帮你顶一下

杨海平635 · 发表于 2015-4-10 23:05:55

顶一个！！

[原创] 关于FPGA CPLD运用jtag固话程序时的具体过程。

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2