设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › verilog中if（ei==1）是否与if(ei)含义一样？ ...

12 / 2 页

返回列表发新帖

楼主: gaoyin211

[讨论] verilog中if（ei==1）是否与if(ei)含义一样？

发表于 2015-4-7 09:23:32 | 显示全部楼层

我也觉得不方便阅读

回复支持反对

使用道具举报

发表于 2015-4-7 21:54:41 | 显示全部楼层

位宽。

回复支持反对

使用道具举报

发表于 2015-4-8 08:02:48 | 显示全部楼层

這問題很有趣,但程式中的訊號有四種0,1,Z,X不是單單只有兩種0或1

回复支持反对

使用道具举报

发表于 2015-4-8 10:46:59 | 显示全部楼层

回复 1# gaoyin211

真的很好

回复支持反对

使用道具举报

发表于 2015-4-8 16:08:23 | 显示全部楼层

如果ei只有一個 1 bit, 那基本上是一樣的.

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2015-4-9 12:06:45 | 显示全部楼层

太好了！！！

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

12 / 2 页

返回列表发新帖

关闭

站长推荐 /2

X

手机版| 小黑屋| 关于我们| 联系我们| 用户协议&隐私声明| 版权投诉通道| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-12-26 01:34 , Processed in 0.015573 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表