设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › verilog中if（ei==1）是否与if(ei)含义一样？ ...

12 / 2 页

发新帖

楼主: gaoyin211

[讨论] verilog中if（ei==1）是否与if(ei)含义一样？

发表于 2015-4-7 09:23:32 | 显示全部楼层

我也觉得不方便阅读

回复支持反对

发表于 2015-4-7 21:54:41 | 显示全部楼层

位宽。

回复支持反对

发表于 2015-4-8 08:02:48 | 显示全部楼层

這問題很有趣,但程式中的訊號有四種0,1,Z,X不是單單只有兩種0或1

回复支持反对

发表于 2015-4-8 10:46:59 | 显示全部楼层

回复 1# gaoyin211

真的很好

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2015-4-8 16:08:23 | 显示全部楼层

如果ei只有一個 1 bit, 那基本上是一樣的.

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2015-4-9 12:06:45 | 显示全部楼层

太好了！！！

EETOP创芯人才网职位发布入口

回复支持反对

12 / 2 页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-5-28 12:12 , Processed in 0.022729 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表