EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31184|排名: 7

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 420 421 422 423424425 426 427 ... 891 / 891 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] port xx not found in the connected module	christsong 2015-1-29	13436	christsong 2015-1-29 21:27
[求助] 如何将ISE里面*.v的文件和XPS嵌入的软核一起输出到SDK中？	520810 2014-4-22	64022	shirancq 2015-1-29 21:18
[求助] CRC除法的余数为什么跟普通除法产生的余数不一样	159357a001 2015-1-25	62843	159357a001 2015-1-29 18:42
[讨论] nanosim spice-top仿真	fengzhishang58 2011-4-26	23438	chenniao 2015-1-29 17:32
[求助] 将VLSI的书上说的replication什么意思？	zhuyuefeng2009 2015-1-29	11532	zhuyuefeng2009 2015-1-29 16:46
请教LVTTL与LVCMOS区别 ...2	zhdang 2004-7-19	1215276	fwfjndx 2015-1-29 16:46
[求助] 请问怎么判断以太网数据帧何时结束？ ...2	123zxc123 2011-1-12	1111008	05103028 2015-1-29 15:35
[求助] 请教一个关于Xilinx pcie的问题	xduryan 2015-1-27	22295	eaglelsb 2015-1-29 14:10
[求助] 哪位大神再做乘法器，小妹为了毕业求帮助呀！！！~	sijk 2014-11-27	94022	icie 2015-1-29 12:43
[求助] 关于spartan6 srio的问题	gygyg 2015-1-26	63935	gygyg 2015-1-29 11:49
[求助] 请问qualtus2里面带不带cordic的IP core？	wandergone 2010-12-26	12551	wandergone 2015-1-29 10:03
[求助] 相同模块例化成ABC三相给同样的输入而输出得到了不同的结果 ...2	lhg09@qq.com 2015-1-23	145370	教父 2015-1-28 20:43
[求助] 大家觉得数字前端还是FPGA	lijuanwei 2015-1-28	23074	lijuanwei 2015-1-28 19:46
[求助] DC综合问题	djsly4321 2015-1-28	22728	djsly4321 2015-1-28 18:28
[求助] 求助如何判断verilog的parameter的值	zsftm 2014-3-26	56770	zsk_nuaa 2015-1-28 17:30
[求助] FPGA没反应 ...2	xianrui1989 2012-8-9	157823	liang418113611 2015-1-28 17:02
[求助] 2.5万门是个什么概念？	zhuyuefeng2009 2015-1-18	32216	keppel7000 2015-1-28 16:33
[求助] 新人请教一个Vivado的debug问题	一语奔驰 2015-1-28	01490	一语奔驰 2015-1-28 16:21
[求助] 7k325t关于GTX的时钟问题	电脑右键 2015-1-28	03892	电脑右键 2015-1-28 10:43
[求助] modelsim帮助文档看不了	小工兵 2015-1-28	01083	小工兵 2015-1-28 09:01
[求助] 关于I2C 从机的设计问题 ...2	Felix_ZYF 2015-1-26	135058	cutfor 2015-1-27 23:49
[讨论] RTL中clk模块插入库文件	我擦泪 2015-1-26	32257	我擦泪 2015-1-27 19:25
[求助] 求一个fir插值滤波器的Verilog设计代码，感激	lvzhao927 2015-1-24	23119	U201015703 2015-1-27 18:48
[弱问]关于关键路径 ...2 3	songchao0621 2007-11-22	2712957	xunzhaoziwo 2015-1-27 16:02
FPGA时钟电路设计的一个例子 ...2 3 4	dudu 2009-11-22	3712579	tyb0220 2015-1-27 14:18
[求助] FGPA时序问题	P31014036 2015-1-26	32539	P31014036 2015-1-27 11:41
[求助] 如何防止综合被优化	110500623 2011-7-21	85722	shashabiaoge 2015-1-27 11:25
[原创] 赛灵思DDR3控制器默认是随机读写吧？（一会读一会写）	a862906973 2015-1-7	33122	hnuwyf 2015-1-27 11:13
[求助] 关于FPGA中差分时钟的一个原理问题，求解答~！	电子小建 2015-1-26	37921	wgej1987 2015-1-27 10:38
[求助] 两片电路板共地	小敏敏 2015-1-25	12728	wgej1987 2015-1-26 17:56
[求助] ZYNQ中的ps端到底担任了什么作用？	slm1990 2015-1-20	32109	gygyg 2015-1-26 16:25
[求助] rhel6.5 64 bit vcs +verdi11	pctanyicheng 2015-1-26	01889	pctanyicheng 2015-1-26 15:40
[求助] FPGA实现方式 ...2 3	七里香ISE 2015-1-23	218704	armstrong111 2015-1-26 14:32
[求助] 双端口RAM可仿真无法综合	zhh124 2015-1-23	53435	orlye 2015-1-25 10:15
[求助] 什么是源同步接口？（图）	zhuyuefeng2009 2015-1-11	43464	polozpt 2015-1-25 09:42

1 ... 420 421 422 423424425 426 427 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31184|排名: 7

快速发帖

浏览过的版块

站长推荐 /1