在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] 大家有没有什么2000元左右的USB逻辑分析仪推荐? Eleven_wsy 2014-11-1 42609 hometainan 2015-2-4 23:07
[求助] 这两个软件有什么区别呢?学校的下载链接 zhuyuefeng2009 2015-2-4 11844 chipless 2015-2-4 22:59
[讨论] FPGA连续数据包的缓存设计,大婶们来讨论下? glace12123 2015-1-31 22422 wgej1987 2015-2-4 14:58
[求助] 有谁给讲讲multiboot 小金豆 2014-12-25 22216 skylikeme 2015-2-4 10:16
[其它] 咨询FPGA启动可以分哪几种 jiangzhb 2015-1-7 12565 skylikeme 2015-2-4 10:09
[其它] FPGA选型需要考虑哪些方面 jiangzhb 2015-1-7 22697 skylikeme 2015-2-4 10:08
[求助] 请问ise 14.x版本能兼容win7 64系统吗? ahczqmz 2015-1-1 32710 skylikeme 2015-2-4 10:07
ASIC和ASSP的区别是什么? chenzhao.ee 2009-5-29 48926 a274420000 2015-2-4 09:54
[求助] 公司想采购一批板子,要国产的求助。 b242309883 2015-1-15 42266 skylikeme 2015-2-4 09:38
[求助] 神牛们,帮我看看Altera FPGA 这两个问题, pengruojing 2015-2-4 01909 pengruojing 2015-2-4 08:12
[求助] 调试FPGA程序 ladada 2015-2-2 32514 fanpanfeng 2015-2-3 22:42
[求助] 异步FIFO读数据问题  ...2 tcswyy999 2015-1-13 127380 fanpanfeng 2015-2-3 22:35
[求助] ISE Design Suite 14.6 打不开 mori吻刎 2015-2-3 13230 acgoal 2015-2-3 21:53
[求助] aurora 复位reset, gt_reset求助 cornhill 2015-2-2 23765 cornhill 2015-2-3 20:00
[原创] 为什么PCI 64bit的性能只有66MHz呢? chinahhucai 2015-2-3 32511 xiaojigao 2015-2-3 19:24
[求助] 对矩阵进行三角化的电路 怎么设计? zhuyuefeng2009 2015-2-3 01673 zhuyuefeng2009 2015-2-3 16:06
[求助] library compiler求助 mars_bmx 2013-6-10 44810 陈峰mbsky 2015-2-3 15:16
[求助] y(k)=ay(k-1)+x(k)对应的电路图是这样的吗? zhuyuefeng2009 2015-2-1 32519 zhuyuefeng2009 2015-2-3 10:03
[原创] 请教 insunshinecn 2015-2-2 12311 liuguangxi 2015-2-2 23:15
[求助] Xilinx Virtex-5中的PLL使用问题 gbsid 2012-10-11 511905 polozpt 2015-2-2 20:20
[求助] AD与FPGA级联相关时序处理问题 lcxi2727 2015-1-29 93551 michxia 2015-2-2 15:04
[求助] 谁知道怎么放宽除法电路的时序(常见的那种,如图,不要用交织) zhuyuefeng2009 2015-1-31 32302 zhuyuefeng2009 2015-2-2 14:10
[求助] FPGA内部管脚连接 jingboaoyou 2015-2-2 01447 jingboaoyou 2015-2-2 10:26
[求助] 關於VLSI数字信号处理系统:设计与实现 beckham07360736 2010-1-5 43617 tunable_ads 2015-2-1 20:59
[讨论] Xilinx FPGA 怎么做 Power Gating 或者 Clock Gating ttxs2009 2015-1-31 35340 liuguangxi 2015-2-1 20:53
[讨论] reg的clk gating问题 我擦泪 2015-1-30 64235 ttxs2009 2015-2-1 14:24
[求助] 关于ADFPGA时序处理的相关问题2 lcxi2727 2015-1-31 12569 lcxi2727 2015-1-31 21:49
[求助] 请教,FPGA读写SRAM时序约束 micosin 2015-1-31 02602 micosin 2015-1-31 21:22
[原创] 大家帮下看看这个VHDL代码实现的功能是啥? micHA 2015-1-29 42479 StrayCat 2015-1-31 19:14
[求助] 如何判断一个离散时间系统是线性还是非线性的(附带的,是时变的还是非时变的)? zhuyuefeng2009 2015-1-31 02293 zhuyuefeng2009 2015-1-31 14:28
[求助] ASIC中衡量复杂度的单位GE是什么意思?组合逻辑和寄存器的GE应该怎么算? zhuyuefeng2009 2015-1-30 12241 liuguangxi 2015-1-30 23:29
[求助] 时钟通信时,接口部分能读取到数据,但偶尔出现判定不了上升沿! n1991i 2015-1-29 63332 tang6111111 2015-1-30 22:38
[求助] MIG控制DDR2,自带仿真文件phy_init_done一直拉低 jie768029 2014-6-29 44640 shirancq 2015-1-30 22:37
[求助] +neg_chk 是什么意思 109010118 2015-1-30 22706 qladxk2008 2015-1-30 21:59
[求助] 加了 (*KEEP="TRUE"*) 前缀,怎么还是被优化了 yangchao1t 2012-10-16 816505 hnuwyf 2015-1-30 10:45
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-10-4 07:20 , Processed in 0.050293 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块