在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2166|回复: 8

[求助] 菜鸟请教切割流水线问题

[复制链接]
发表于 2015-3-1 20:32:36 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
高速设计时候,流水线的切割有什么依据么?是在每个块的in 和out都拿寄存器存一下吧。。
不太懂得这方面的东东 大家能讨论下么。
发表于 2015-3-1 23:56:53 | 显示全部楼层
关键路径上,如果时序不过,或者是时序已经紧张,那么就要寄存一拍,减小DFF到DFF上的延迟。。。。一般来说,模块out都寄存出去好些。
也不一定,有一定数字设计经验后,可以通过一些组合逻辑的RTL代码技巧(完全看个人对综合器的领悟了),实现相同的功能,减少组合逻辑的级联数目,来达到改善长线延迟的目的,因为在有些情况下,突然改成pipeline,会修改周边的很多逻辑时序。
发表于 2015-3-2 17:50:40 | 显示全部楼层
要考虑的还挺多的。在满足timing的前提下,流水线级数越少越好,因为加入的pipeline register会增加面积;同时尽量使每一级的timing一致,因为流水线的频率由timing最差的一级决定;同时还要考虑到pipeline后一级往前一级的bypass通路的设计(如果需要的话)

建议看看处理器设计类的书,里面会有比较详细的介绍
发表于 2015-3-2 21:29:23 | 显示全部楼层
为了实现流水,中间插入寄存器,会使寄存器到寄存器之间的组合逻辑级数变少,进而提升电路的时钟频率;但是代价是改变了时序,增加了处理延时,多消耗寄存器;而且在组合逻辑只需要1级组合逻辑时,再插入寄存器,也不会提升性能,这时的时延大部分都在布线上;对一般默认综合,不会优化模块到模块之间的组合逻辑,加入输入输出寄存器可以解决这个问题,当然也可以改变综合设置,不保留模块分界,从而消除这个问题。
 楼主| 发表于 2015-3-4 21:01:10 | 显示全部楼层
学习了 ,谢谢几位兄台的回答 我在自己看看论文
发表于 2015-3-4 21:13:37 | 显示全部楼层
大家说的都挺好的,学习了
发表于 2015-3-5 09:01:03 | 显示全部楼层
大家说的都挺好的,学习了
发表于 2015-3-12 16:45:22 | 显示全部楼层
谢谢分享
发表于 2015-3-12 22:33:39 | 显示全部楼层
插入流水线就要调整时序
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 19:29 , Processed in 0.025430 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表